文件名称:
一种全新的以FPGA为基础的全新锁相倍频系统方案设计
开发工具:
文件大小: 85kb
下载次数: 0
上传时间: 2021-01-20
详细说明：随着数字时代的到来，越来越多的领域采用集成电路来设计电路，FPGA/CPLD等EDA设计更为广大硬件工程师所接受。其模块化设计为设计人员带来了很多方便，节约了系统的开发时间，使设计人员只需要调用这些模块或者IP核，然后组合起来就可以实现一个简单的功能。全数字锁相环（DPLL）就是其中一个典型的例子。然而DPLL在应用时存在很多缺陷，例如锁相时间长、捕捉带窄等。为了避免这些缺点，本文设计了一种全新的相位跟踪倍频系统，有效地改善了DPLL的这些指标，并在项目中得到了良好的应用。
1 全数字锁相环的概念
所谓全数字锁相环路，就是环路部件全部数字化，采用数字
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
