文件名称:
静态时序分析在数字集成电路设计中的应用
开发工具:
文件大小: 97kb
下载次数: 0
上传时间: 2021-01-20
详细说明：摘要：介绍了静态时序分析在数字集成电路设计中的应用，并以１００Ｍ以太网卡芯片设计为例，具体描述了以太网卡芯片设计中的静态时序分析流程及其时序问题。
关键词：静态时序分析 １００Ｍ以太网卡 数字电路 约束 应用
集成电路自诞生以来，正如莫尔定律所预言的一样，每隔１８个月集成度就翻一番。目前的集成电路设计已经由早期的几十μｍ减小到０．１５μｍ，进入到了深亚微米级。在器件的特征尺寸降到深亚微米级的同时，器件的物理特性和电学特性也发生了很大的变化。器件本身固有延迟大大减小，而互连线所引起的延迟在整个单元延迟中所占的比例越来越大，因而时序不收敛是深亚微米集成电路设计中常见的问题。在深亚微米集成电路
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
