开发工具:
文件大小: 167kb
下载次数: 0
上传时间: 2021-01-19
详细说明:图1所示为实际的边沿对齐DDR接口,其中考虑了时钟抖动和数据边界。
图1 实际的边沿对齐源同步时序
有多种定义输入偏移约束的方式,约束DDR源同步接口的的方法是使用RISING和FALLING定义时序组,然后分别对每个组做输入偏移约束。关键字RISING和FALLING用来区分上下沿驱动寄存器,图2给出了一个例子,我们将在后面对其进行约束。
图2 DDR约束和时序示意
约束的第1个步骤是生成RISING和FALLING时序组,如图3所示的灰色部分为生成的RISING组。PJSING和FALLING可以用来定义ISERDES和IDDR。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。
- 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
- 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.