开发工具:
文件大小: 343kb
下载次数: 0
上传时间: 2021-01-19
详细说明：CPLD和FPGA都支持边界扫描（JTAG）模式，JTAG端口用于边界扫描测试、器件配置、应用诊断等，符合IEEE 1532/IEEE 1149，1规范。每个CPLD/FPGA器件都有专用的JTAG端口，JTAG端口有4个引脚，具体描述见表1。
通过JTAG线将CPLD/FPGA器件与计算机连接起来，就可以将配置文件到器件中，如图1所示。图2给出一个系统中同时存在CPLD、FPGA和配置芯片时JTAG连线的结构图，可以分别将对应的配置文件到这些器件里。
表1 JTAG引脚说明
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
