您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 用Verilog HDL进行可综合RTL设计概述
  所属分类: 其它
  开发工具:
  文件大小: 139kb
  下载次数: 0
  上传时间: 2021-01-19
  提 供 者: weixin_********
 详细说明:1 前言   由于Verilog HDL硬件描述语言语法灵活、易懂,非常接近c语言的风格,所以逐渐成为集成电路设计领域中为流行的设计语言。正是由于硬件描述语言的出现,才使得大规模、超大规模、特大规模、甚至千万门系统级SOC设计成为可能。   2 可综合RTL描述   Verilog HDL硬件描述语言既可以用于行为级建模,又可以用于RTL级建模,还可以用于可综合的RTL级建模。设计工程师可以根据自己的需要来选择不同的建模方式。在项目初期,设计工程师应该选择行为级建模来构建目标系统。随着设计阶段的不断深人,设计工程师需要将行为级建模转换为RTL级建模,从而使得目标系统更接近于具体实现。为了
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 输入关键字,在本站1000多万海量源码库中尽情搜索: