开发工具:
文件大小: 8mb
下载次数: 0
上传时间: 2010-05-24
详细说明： 华中科技大学电子科学与技术系课件 主讲老师：刘政林 郑朝霞 1,Verilog HDL硬件描述语言基本语法 2,常见电路如加法器、多路选择器、计数器、D锁存器、D触发器、分频电路、序列检测器的Verilog描述及其对应的电路结构 3，组合逻辑电路、时序逻辑电路对应的Verilog描述及其可综合风格; 4，数字电路测试方法与测试模块的编写； 5，数字电路设计仿真工具、综合工具原理与使用； 6，数字电路的FPGA设计原理、方法及其相应工具的使用；
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
