开发工具:
文件大小: 782kb
下载次数: 0
上传时间: 2021-04-01
详细说明：SCR1 RISC-V内核
SCR1是由Syntacore设计和维护的，开源的，免费使用的RISC-V兼容MCU级内核。 它是行业级的，并且经过硅验证（包括全晶片生产），可以在所有主要的EDA流程和Verilator中直接使用，并附带大量的担保材料和文档。
主要特征
在SHL许可下开源（请参阅LICENSE文件）-允许无限制地商业使用
RV32I或RV32E ISA基础+可选的RVM和RVC标准扩展
仅机器特权模式
2至4级管线
带有16条IRQ线的可选集成可编程中断控制器
带有JTAG接口的可选RISC-V调试子系统
可选片上紧密耦合存储器
32位AXI4 / AHB-Lite外部接口
撰写于SystemVerilog
针对面积和功率进行了优化
3种预定义的推荐配置
自定义配置的许多微调选项
提供验证套件
广泛的文档
有关核心体系结构的更多信息，请参见。
有关项目用法的更多信息，请参
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
