文件名称:
alogic:Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-源码
开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2021-03-30
详细说明：逻辑的
Alogic是一种用于数字逻辑的中级综合语言，可Swift编译为标准Verilog-2005，以在ASIC或FPGA中实现。
动机
传统上，寄存器传送级别（RTL）数字设计是使用Verilog或VHDL硬件描述语言（HDL）指定的。 这些标准的HDL几乎可以无限灵活地表达什么数字电路，并在整个实现流程中用作这些数字电路在各种抽象级别（例如，行为描述，门级网表等）的表示。 虽然这种灵活性对于用于表示多种抽象级别的电路的语言是必需的，但它也迫使设计人员必须明确其设计的每个细节。 标准HDL语言的各种实现也遭受功能集不匹配的困扰，其中一种实现可能仅在受限制的情况下支持某些语言功能，并且这些限制在不同的实现之间有所不同。 对每个细节都必须明确的要求，再加上各种工具之间的不兼容性，导致了设计经验，设计人员需要遵循机械设计模式以及各种“最佳实践”规则和代码样式，以生成高质量的代码。
高级综合
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
