[软件测试] MATLAB函数库查询辞典大全-中文-函数使用

说明： MATLAB函数库查询辞典大全-中文，各种函数的使用和介绍
<huangyx223> 在 上传 | 大小：14680064

[软件测试] 第13章 提供了Verilog HDL 语言的所有语法

说明： 提供了Verilog HDL 语言的所有语法
<huangyx223> 在 上传 | 大小：754688

[软件测试] 第12章 用Verilog HDL编写的硬件建模实例

说明： 本章给出了一些用Verilog HDL编写的硬件建模实例
<huangyx223> 在 上传 | 大小：582656

[软件测试] 第11章 如何编写测试验证程序(test bench)

说明： 本章介绍了如何编写测试验证程序(test bench)。测试验证程序用于测试和验证设计的正 确性。Verilog HDL提供强有力的结构来说明测试验证程序
<huangyx223> 在 上传 | 大小：484352

[软件测试] 第10章 函数、任务、层次结构、值变转储文件等

说明： 本章讲述诸如函数、任务、层次结构、值变转储文件和编译程序指令等多种论题
<huangyx223> 在 上传 | 大小：714752

[软件测试] 第9章结构建模-三种实例语句

说明： 本章讲述Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述： • Gate实例语句 • UDP实例语句 • Module实例语句 第5章和第6章已经讨论了门级建模方式和U D P建模方式，本章讲述模块实例语句
<huangyx223> 在 上传 | 大小：231424

[软件测试] 第8章行为建模-三种建模方式

说明： 在前几章中，我们已经介绍了使用门和U D P实例语句的门级建模方式，以及用连续赋值语句的数据流建模方式。本章描述Verilog HDL中的第三种建模方式，即行为建模方式。为充分使用Verilog HDL，一个模型可以包含所有上述三种建模方式
<huangyx223> 在 上传 | 大小：640000

[软件测试] 第7章数据流模型化-Verilog HDL语言

说明： 本章讲述Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模；相反，过 程赋值用于(下章的主题)顺序行为建模。组合逻辑电路的行为最好使用连续赋值语句建模
<huangyx223> 在 上传 | 大小：148480

[软件测试] 第6章用户定义的原语

说明： 在前一章中，我们介绍了Verilog HDL提供的内置基本门。本章讲述Verilog HDL指定用户 定义原语U D P的能力。 U D P的实例语句与基本门的实例语句完全相同，即U D P实例语句的语法与基本门的实例 语句语法一致
<huangyx223> 在 上传 | 大小：141312

[软件测试] 第4章 在Verilog HDL中编写表达式的基础

说明： 本章讲述在Verilog HDL中编写表达式的基础。 表达式由操作数和操作符组成。表达式可以在出现数值的任何地方使用，函数使用说明目录
<huangyx223> 在 上传 | 大小：296960

[软件测试] 第3章Verilog语言要素

说明： 本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务 和系统函数。另外，本章还介绍了Ve r i l o g硬件描述语言中的两种数据类型
<huangyx223> 在 上传 | 大小：372736

[软件测试] 第2章HDL指南 语法例子

说明： 模块是Verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的 外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的 数据流行为使用连续赋值语句进行描述; 时序行为使用过程结构描述。一个模块可以在另一个 模块中使用。
<huangyx223> 在 上传 | 大小：306176