© 1999-2048 dssz.net 粤ICP备11031372号
[硬件开发] MP3 解码在数字信号处理芯片上的并行实现
说明: 由于MP3解码算法比较复杂,其中大多数运算是32 位的运算,但是一些数字信号处理(DSP) 芯 片只支持16 位的定点运算. 为了在支持16 位定点并行运算的数字信号处理(DSP) 芯片上并行实现MP3解码 程序,通过研究MP3定点解码程序中的运算特点和常用的支持16 位定点并行运算的数字信号处理(DSP) 芯 片的特点,提出了MP3解码程序中32 位的加法、减法和乘法运算在支持16 位运算的DSP上的并行实现方法. 实验表明,该算法充分利用了DSP芯片的并行功能,解码效果与参考C 代码解码效<li_yong_guang> 在 上传 | 大小:160768