文件名称:
timing deseigner9.1 part2
开发工具:
文件大小: 3mb
下载次数: 1
上传时间: 2011-04-21
详细说明： EMA公司推出的一款灵活、交互式的时序分析和图示工具--TimingDesigner 9.1，以增强其项目管理和时序接口设计功能。适用于数字集成电路IC设计和印刷电路板PCB设计。 时序工具Timingdesigner通过简单的操作，形象的绘制出需要的时序图，方便我们工程师去定义和计算相关时序，体现在如下方面： 1: 在设计系统前，预先设计时序架构图 把头脑中的时序关系通过软件来形象的描绘出来。 2：设计过程中，分析what-if, worst case, delay,Setup,Hold time复杂情况 智能的时序分析和计算工具，你通过修改一个参数，其他相应的数据标示都会自动更新标示出来 3：芯片设计好，可利用该工具画图 画出芯片或者接口的时序的关系图，方便我们制造IC的DATASHEET。 4：可提供大量的Design KIT给客户。 Timing Designer典型的时序设计和分析领域涉及: FPGA/CPLD时序分析 DDR/DDR2/QDR时序分析 CAN Bus时序分析 PCI/PCIE时序分析
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
