开发工具:
文件大小: 213kb
下载次数: 0
上传时间: 2011-05-21
详细说明： 在组合逻辑电路的分析设计中经常将高低电 平的变化看作理想化例如对于图1 所示电路通 常如图2 来画它的波形图由于半导体元件都有开 关时间所以当信号经过逻辑门电路时会产生一定 的延迟如果门电路的两个输入信号同时向相反的 方向发生跳变称之为竞争可能使输出端产生干 扰信号即出现竞争冒险这是数字逻辑电路应尽 力克服的问题
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
