开发工具:
文件大小: 437kb
下载次数: 0
上传时间: 2011-05-26
详细说明： 为了研究不同结构的 FIR 数字滤波器 FPGA 实现对数字多普勒接收机中 FPGA 器件资源消耗及其实现的滤波 器的速度性能 在 Xilinx ISE10.1 开发平台中 采用 Verilog HDL 语言分别实现了 FIR 数字滤波器的改进的串行结构 并行结构以及 DA 结构,并在 ModelSim 仿真验证平台中仿真了实现设计 结果表明 改进串行结构的实现消耗资源少 但滤波速度慢 并行结构的实现滤波速度快但消耗资源多 而 DA 算法的实现速度仅取决于输入数据的宽度 所以滤 波速度通常较快且消耗的资源较少。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
