开发工具:
文件大小: 94kb
下载次数: 0
上传时间: 2012-04-27
详细说明： Xilinx的去隔行代码和注释 module deint_v2mult_4L ( rst, // resets input data register and control clk, // video component rate clock, 27Mhz for SDTV Fi, // Low to High signals start of Field One Vi, // High signals Vertical Blanking Hi, // High signals Horizontal Blanking Fo, // Field signal delayed by pipe length Vo, // Vertical signal delayed by pipe length Ho, // Horizontal signal delayed by pipe length cei, // input component rate is 1/2 the clock rate ceo, // output component rate is 1/2 the clock rate R_in, // video component in, I[8].F[2], twos complement G_in, // video component in, I[8].F[2], twos complement B_in, // video component in, I[8].F[2], twos complement R_out_real, // video component out, I[8].F[2], twos complement, clamped G_out_real, // video component out, I[8].F[2], twos complement, clamped B_out_real, // video component out, I[8].F[2], twos complement, clamped R_out_filt, // video component out, I[8].F[2], twos complement, clamped G_out_filt, // video component out, I[8].F[2], twos complement, clamped B_out_filt, // video component out, I[8].F[2], twos complement, clamped ); ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
