您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 设计最优化的时钟电路
  所属分类: 专业指导
  开发工具:
  文件大小: 316kb
  下载次数: 0
  上传时间: 2009-08-20
  提 供 者: rikk*****
 详细说明: 高速数字电路设计超越了简单的“1”与“0”的世界而进入模拟电路领域,避免传输线效应造成的系统故障是设计师们必须认真解决的问题。本文的目的是通过对49FCT3807与SDRAM的一驱一和一驱二时钟电路的SI(信号完整性)分析和参数的优化举例,使硬件设计工程师和PCB设计工程师了解在设计时需要考虑和注意之处。希望能够抛砖引玉。
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: 时钟电路设计
 输入关键字,在本站1000多万海量源码库中尽情搜索: