开发工具:
文件大小: 203kb
下载次数: 0
上传时间: 2012-12-06
详细说明： 摘 要：介绍了一种使 用可编程逻辑 器件 FPGA和 VHDL语 言实现 32位除法器的设计方法。该 除法器不仅可以实现有符号数运算，也可以实现无符号数的运算。除法器采用节省 FPGA逻辑资源的 时序方式设计，主要由移位 、比较和减法三种操作构成。由于优化 了程序结构，因此程序浅显易懂 ，算 法简单 ，不需要分层次分模块进行。并使 用 Altera公 司的 QuartusⅡ软件对该除法器进行编译、仿真， 得 到 了完全 正确 的 结果
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
