文件名称:
Verilog HDL入门教程 中研内部教程
开发工具:
文件大小: 434kb
下载次数: 0
上传时间: 2009-08-30
详细说明： 1 前言 2 HDL设计方法学简介 2.1 数字电路设计方法 2.2 硬件描述语言 2.3 设计方法学 2.4 Verilog HDL简介 2.4.1 历史 2.4.2 能力 3 Verilog HDL 建模概述 3.1 模块 3.1.2 模块的结构 3.1.3 模块语法 3.2 时延 3.3 三种建模方式 3.3.1 结构化描述方式 3.3.2 数据流描述方式 3.3.3 行为描述方式 3.3.4 混合设计 描述 4 Verilog HDL 基本语法 .... 5 结构建模 .... 6 数据流建模 .... 7 行为建模 .... 8 其他方面 ..... 9 习题 .... 10 附录A Verilog 保留字 .... ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
