开发工具:
文件大小: 553kb
下载次数: 0
上传时间: 2013-10-18
详细说明： 目 录 1 引言 2 1 1 编写目的 2 1 2 背景 2 1 3 参考人员 2 1 4 缩写与定义 2 2 VHDL设计规范 3 2 1 详细实现报告和文档 3 2 2 VHDL代码编写规范 4 2 2 1 信号命名法 4 2 2 2 模块命名法 5 2 2 3 程序书写格式 5 2 2 4 测试向量的编写 8 2 2 5 代码编写风格 11 2 3 测试报告 24 3 XILINX FPGA设计规范 26 3 1 VERTEX2提供的资源 26 3 1 1 CLB资源： 26 3 1 2 专用乘法器资源： 30 3 1 3 存储器资源： 30 3 1 4 I O资源： 32 3 2 XILINX FPGA设计过程中几个需要注意的问题： 33 3 2 1 减少时钟抖动 Clock Skew 34 3 2 2 采用时钟驱动（clock dividers） 34 3 2 3 避免时钟毛刺 Avoid Clock Glitches : 34 3 2 4 避免置位 复位毛刺 glitches ： 35 3 2 5 不必采用全局置位 复位信号 GSR ： 36 3 2 6 使用进位逻辑 carry logic : 36 4 XILINX FPGA参考设计 36 4 1 几种常用逻辑单元 36 4 2 几种常用逻辑单元的参考设计： 37 4 2 1 加法器：见文档《关于加法器》 37 4 2 2 计数器：见文档《关于计数器》 37 4 2 3 乘法器：见文档《关于乘法器》 37 4 2 4 匹配滤波器 37 4 2 5 RAM与ROM 37 4 2 6 数据选择器： 37 4 2 7 DCM电路 37 4 2 8 三态电路 37 5 XILINX工具的使用 37 5 1 ISE入门 37 5 2 时间约束 37 5 3 布局布线 37 5 4 模块设计方法： 37 6 参考文献： 38">目 录 1 引言 2 1 1 编写目的 [更多] ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
