开发工具:
文件大小: 434kb
下载次数: 0
上传时间: 2014-05-18
详细说明： verilog编程151例 【例 3.1】4 位全加器 5 【例 3.2】4 位计数器 5 【例 3.3】4 位全加器的仿真程序 5 【例 3.4】4 位计数器的仿真程序 6 【例 3.5】“与-或-非”门电路 6 【例 5.1】用case 语句描述的4 选1 数据选择器 6 【例 5.2】同步置数、同步清零的计数器 7 【例 5.3】用always 过程语句描述的简单算术逻辑单元 7 【例 5.4】用initial 过程语句对测试变量A、B、C 赋值 8 【例 5.5】用begin-end 串行块产生信号波形 8 【例 5.6】用fork-join 并行块产生信号波形 8 【例 5.7】持续赋值方式定义的2 选1 多路选择器 9 【例 5.8】阻塞赋值方式定义的2 选1 多路选择器 9 >>>>> 王金明：《Verilog HDL 程序设计教程》
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
