开发工具:
文件大小: 592kb
下载次数: 0
上传时间: 2014-07-10
详细说明： 完整齐全目 录 1、绪论 1 2、VERILOG HDL的基础知识 2.1 VERILOG HDL 概述 2 2.1.1 VERILOG HDL的发展历史 2 2.1.2 VERILOG HDL的主要功能 2 3、多功能数字钟的设计 8 3.1设计任务 8 3.2 多功能数字钟功能概述 10 3.3多功能数字钟系统框图 10 3.4详细功能及状态描述 3 3.5 参考模块设计 10 3.5．1 主控制模块maincontrol 10 3.3.2. 时间及其设置模块timepiece_main 10 3.3.3. 时间显示动态位选模块TIME_DISP_SELSCT 12 3.3.4. 显示模块 disp_data_mux 12 3.3.5. 秒表模块 stopwatch 12 3.3.6. 闹钟模块 alarmclock 13 3.3.7. 分频模块 fdiv 13 结论 20 致谢 21 参考文献 附录 附录1：主控制模块的源代码 附录2：时间及其设置模块的源代码 附录3：时间显示动态位选模块的源代码 附录4:显示模块的源代码 附录5：秒表模块的源代码 附录6：闹钟模块的源代码 附录7：分频模块的源代码 22
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
