开发工具:
文件大小: 3kb
下载次数: 0
上传时间: 2015-05-26
详细说明： module bit_synchronize(rst,clk_high,ppmdata,clk_low);//,Num,enable,ahead,behind,ahead_final,behind_final,adder,adder_mid,firstbit,adder_mid_ahead); input clk_high,ppmdata,rst; output clk_low; //output[3:0] Num,adder,adder_mid,adder_mid_ahead; //output firstbit,enable,ahead,behind,ahead_final,behind_final; wire[3:0] Num; wire enable,ahead,behind,ahead_final,behind_final; phase_detector U1(rst,clk_high,clk_low1,ppmdata,Num,enable,ahead,behind);//,adder,adder_mid,firstbit,adder_mid_ahead); Loop_Filter U2(rst,ahead,behind, ahead_final,behind_final); Num_creat U3(rst,ahead_final,behind_final,Num); clock_devide U4(rst,Num,clk_high,enable,clk_low); endmodule ...展开收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
