开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2015-06-08
详细说明： 参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。 对于内存模块的改造，可以采用两种方式：（1）利用TEC-CA平台上的16位RAM来存放8位的指令；（2）不用该16位的内存模块，独立设计一块8位的RAM。 时间允许的情况下，进行一些额外的、探索性的改造。例如，此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器。此外，可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中；或者探索5段流水带cache的CPU的设计。各组亦可根据实际情况来做一些创新性的探索。 包含实验文档
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
