文件名称:
用VERILOG HDL语言实现并串、串并接口的转换
开发工具:
文件大小: 164kb
下载次数: 0
上传时间: 2015-08-19
详细说明： 用VERILOG HDL语言实现并串、串并接口的转换,在微型计算机系统中，CPU 与外部的基本通信方式有两种， 一种是并行通信即数据的各位同 时传送，其优点是传输速度较快，但数据有多少位就需要多少条传送线； 而串行通信 中数据一位一位顺序传 送 ，能节省传送 线． 用 V ef ilog H DL 语言实现 了串并、并 串通信接 口之 间的转换．
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
