文件名称:
FPGA实现的联通区识别算法Verilog源代码
开发工具:
文件大小: 559kb
下载次数: 0
上传时间: 2015-10-14
详细说明： 给大家分享一个我写的用FPGA实现的实时连通区识别源代码。具体介绍请看下文。源代码附件里有，或者给我发邮件索取 此算法的特点是： 1）仅用一片低端FPGA即可实现，无需外接任何存储器。用Xilinx的LX25就能装下，大概只用了十几个块RAM，其余的逻辑也不多。 2）实时性高，延时固定且很小。由于该方法进行的是并行流水线处理，即对图像扫描一遍就可完成对所有连通区域的识别，因此识别每个连通区域的延时都是固定的，并不会因为图像中连通区域多，延时就增加。该延时也很小，约扫描十几行图像的时间。其实该算法用嵌入式cpu或dsp也可以实现，也可以做到消耗内存少，延时小。 3）能同时给出连通区域的各种统计信息。该方法在识别出连通区域的同时还能给出该连通区域的面积、周长、外切矩形中心点坐标等统计信息。还可以统计出该连通区内某特定颜色的点有多少个之类的信息。 4）可靠性高。对一些特殊形状的连通区，例如U型W型等，都能识别并给出正确的统计信息。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
