您好,欢迎光临本网站![请登录][注册会员]  
文件名称: Verilog实现高低电平噪声滤波
  所属分类: 硬件开发
  开发工具:
  文件大小: 277kb
  下载次数: 0
  上传时间: 2016-01-04
  提 供 者: dam****
 详细说明: 本模块实现高低电平噪声滤波功能,即将高电平和低电平持续时间低于阈值的脉冲都滤除。 程序首先滤除高电平噪声,而后滤除低电平噪声。 输出脉冲与输入脉冲间有两个阈值长短的时间延迟。 程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。 程序中高低电平的阈值取的一样,可分别设置。 敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
(系统自动生成,下载前可以参看下载内容)

下载文件列表

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: Verilog 滤波 脉宽鉴别
 输入关键字,在本站1000多万海量源码库中尽情搜索: