Xlinx ISE 9.X FPGA_CPLD设计指南 Xilinx ISE 9.x FPGA/CP

文件名称: Xlinx ISE 9.X FPGA_CPLD设计指南

所属分类: 硬件开发

开发工具:

文件大小: 43mb

下载次数: 0

上传时间: 2009-11-27

提供者: jiemi******

下载 (43mb)

不能下载？报告错误

详细说明： Xilinx ISE 9.x FPGA/CPLD设计指南目录第1章　FPGA设计简介　1 1.1　FPGA结构简介　2 1.1.1　总体结构　2 1.1.2　可配置逻辑块CLB　3 1.1.3　输入输出模块(Input/Output Block)　6 1.1.4　块RAM(BlockRAM)　9 1.2　最新FPGA产品──Virtex-5　10 1.2.1　Virtex-5的特点　10 1.2.2　Virtex-5 LX/LXT平台简介　12 1.2.3　Virtex-5核心技术　15 1.3　Virtex-5应用简介　18 1.3.1　使用Virtex-5解决设计难题　18 1.3.2　有线应用　21 1.3.3　无线通信　22 1.3.4　广播解决方案　23 1.3.5　PCI Express设计　24 1.4　实践──探索FPGA内部结构　25 1.4.1　浏览总体资源　25 1.4.2　探索资源细节　27 1.5　FPGA核心设计流程　30 1.6　FPGA设计工具简介　32 1.6.1　Xilinx FPGA设计必备工具──ISE　32 1.6.2　Xilinx FPGA设计可选工具　35 1.6.3　嵌入式开发套件──EDK　3 6 1.6.4　Xilinx FPGA的DSP设计工具　36 1.6.5　最常用的FPGA仿真工具──ModelSim　37 1.7　实践──运行第一个ISE实例　39 1.8　Xilinx FPGA设计资源　44 1.8.1　Virtex-5相关文档　44 1.8.2　ISE文档　45 1.8.3　应用指南　48 1.9　小结　48 1.10　问题与思考　49 第2章　ISE集成开发环境示例　51 2.1　示例背景　51 2.2　新建工程　52 2.3　新建源代码　55 2.3.1　新建Verilog源代码　55 2.3.2　新建VHDL源代码　60 2.4　设计仿真　63 2.5　完成设计　68 2.6　时序约束　70 2.7　设计实现以及验证时序约束　73 2.8　位置约束以及重新实现　74 2.9　配置FPGA　76 2.10　使用Core Generator实现设计　81 2.11　小结　86 2.12　问题与思考　86 第3章　仿真工具　87 3.1　ModelSim的用户接口　89 3.1.1　行为仿真　92 3.1.2　时序仿真　95 3.2　ModelSim仿真窗口综述　97 3.2.1　主窗口　97 3.2.2　数据流窗口　98 3.2.3　列表窗口　100 3.2.4　存储器窗口　102 3.2.5　进程窗口　102 3.2.6　对象窗口　103 3.2.7　源文件窗口　103 3.2.8　实例化窗口　104 3.2.9　波形窗口　104 3.3　仿真环境的建立　106 3.3.1　各仿真切入点需要的库文件　106 3.3.2　仿真库的命名　107 3.3.3　仿真库文件说明　107 3.3.4　库文件编译　108 3.4　一个简单的仿真示例　113 3.4.1　在ModelSim环境下进行仿真　113 3.4.2　在ISE集成环境中进行仿真　121 3.5　ModelSim中的调试方法　123 3.5.1　源文件窗口调试　124 3.5.2　波形窗口调试　126 3.5.3　数据流窗口调试　129 3.5.4　存储器窗口调试　133 3.5.5　局部变量窗口调试　136 3.5.6　列表窗口调试　139 3.6　ModelSim的其他常用操作　141 3.6.1　自动仿真　141 3.6.2　WLF文件　143 3.6.3　波形比较　146 3.6.4　SDF文件　150 3.6.5　VCD文件　151 3.7　ISim的示例演示　154 3.8　小结　154 3.9　问题与思考　155 第4章　逻辑综合以及Xplorer　157 4.1　XST综述　157 4.1.1　XST综合属性设置　158 4.2　Xplorer　169 4.2.1　Xplorer概述　169 4.2.2　Xplorer的工作模式　170 4.3　小结　172 4.4　问题与思考　172 ...展开收缩

(系统自动生成,下载前可以参看下载内容)