文件名称:
第八章 可综合的VerilogHDL设计实例 --简化的RISC CPU设计简介--
开发工具:
文件大小: 48byte
下载次数: 0
上传时间: 2017-08-04
详细说明： 前言 在前面七章里我们已经学习了VerilogHDL的基本语法、简单组合逻辑和简单时序逻辑模块的编写、 Top-Down设计方法、 还学习了可综合风格的有限状态机的设计， 其中EEPROM读写器的设计实质上是一 个较复杂的嵌套的有限状态机的设计，它是根据我们完成的实际工程项目设计为教学目的改写而来 的,可以说已是真实的设计 在豆丁上下载要10块软妹币！ csdn上也要5分。但，我认为知识是自由的，需要就拿走吧，免费！
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
