您好,欢迎光临本网站![请登录][注册会员]  
文件名称: 16位源码乘法器的设计源码
  所属分类: 嵌入式
  开发工具:
  文件大小: 30.54kb
  下载次数: 1
  上传时间: 2009-12-28
  提 供 者: guo66*****
 详细说明: 本系统采用verilog硬件开发描述语言,从门级进行搭建十六位原码乘法器,并用modelsim仿真工具对其进行仿真。
(系统自动生成,下载前可以参看下载内容)

下载文件列表

压缩包 : c6f54e7e1a5153f10a7747b353397aba.rar 列表
MUL_16/add_16.v
MUL_16/fulladd.v
MUL_16/halfadd.v
MUL_16/mul16_tb.v
MUL_16/mul16_tb.v.bak
MUL_16/MUL_16.cr.mti
MUL_16/MUL_16.mpf
MUL_16/mul_16.v
MUL_16/mul_16.v.bak
MUL_16/reg_16.v
MUL_16/transcript
MUL_16/vsim.wlf
MUL_16/work/_info
MUL_16/work/add_16/verilog.asm
MUL_16/work/add_16/_primary.dat
MUL_16/work/add_16/_primary.vhd
MUL_16/work/fulladd/verilog.asm
MUL_16/work/fulladd/_primary.dat
MUL_16/work/fulladd/_primary.vhd
MUL_16/work/halfadd/verilog.asm
MUL_16/work/halfadd/_primary.dat
MUL_16/work/halfadd/_primary.vhd
MUL_16/work/mul16_tb/verilog.asm
MUL_16/work/mul16_tb/_primary.dat
MUL_16/work/mul16_tb/_primary.vhd
MUL_16/work/mul_16/verilog.asm
MUL_16/work/mul_16/_primary.dat
MUL_16/work/mul_16/_primary.vhd
MUL_16/work/reg_16/verilog.asm
MUL_16/work/reg_16/_primary.dat
MUL_16/work/reg_16/_primary.vhd
MUL_16/work/add_16
MUL_16/work/fulladd
MUL_16/work/halfadd
MUL_16/work/mul16_tb
MUL_16/work/mul_16
MUL_16/work/reg_16
MUL_16/work
MUL_16

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.
 相关搜索: Verilog HDL 门级 modelsim
 输入关键字,在本站1000多万海量源码库中尽情搜索: