开发工具:
文件大小: 12kb
下载次数: 0
上传时间: 2018-10-07
详细说明： 在使用fpga设计sdram控制器时，可以通过官方的sdram仿真模型对verilog HDL设计的sdram控制器进行仿真，仿真可以得到相应的输出信息，比如初始化进度。本资源为镁光官方的仿真模型，需要修改.vh文件为.h，然后在sdr文件中也把.vh修改成.h，最后在新的.h文件中加入你的sdram的型号，比如`define sg6a `define den128Mb `define x16 将sdr文件添加到仿真模型，下面是仿真的初始化部分的运行结果。 # Note : Cyclone IV E PLL locked to incoming clock # Time: 60.0 ns Instance: top_tb.top.PLL.altpll_component.cycloneiii_pll.pll3 # top_tb.sdr : at time 200465.0 ns AREF : Auto Refresh # top_tb.sdr : at time 200565.0 ns AREF : Auto Refresh # top_tb.sdr : at time 200665.0 ns LMR : Load Mode Registe r # top_tb.sdr : CAS Latency = 2 # top_tb.sdr : Burst Length = 8 # top_tb.sdr : Burst Type = Sequential # top_tb.sdr : Write Burst Mode = Programmed Burst Length ...展开详情收缩
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
