文件名称:
FPGA基于NIOS II的电子钟设计
开发工具:
文件大小: 22mb
下载次数: 0
上传时间: 2018-12-17
详细说明： 使用了Verilog和Sopc两项功能，故在硬件部分使用Verilog编写出数码管的驱动程序，使用NiOS II编写实现过程。 1）使用Qsys生成的定时器timer_1ms实现计时功能； 2）使用8个数码管显示时间； 3）使用3个按钮实现调时间和闹钟时间的功能。 按键1：更换模式（模式0：正常显示时间；模式1：调当前时间的小时；模式2；调当前时间的分钟；模式3：当前时间的秒；模式4：调闹钟时间的小时；模式5：调闹钟时间的分钟）； 按键2：在非模式0下给需要调节的时间数加一，但不溢出； 按键3：在非模式0下给需要调节的时间数减一，但不小于零； 实现时间和闹钟时间的调时功能； 4）加入闪烁标志，给正在调整的位闪烁，判断是哪一位在调整； 5）按键按下时，对应一个led灯点亮； 6）使用蜂鸣器实现闹钟功能，闹钟响时实现流水灯指示功能。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
