开发工具:
文件大小: 492kb
下载次数: 0
上传时间: 2018-09-12
详细说明：随着 FPGA 系统设计的复杂化， 系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中， 因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题 尽管跨时钟域的同步问题并不属于 FPGA 系统设计领域的新问题， 但是随着多时钟域系统的常见化和复杂化， 使得跨时钟域同步这一要求具备了新的重要意义 在对跨时钟域设计中容易出现的亚稳态现象及其造成的影响进行简要概述与分析的基础上， 为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度， 提出了四种跨时钟域同步的解决方案， 较为详细地阐述了设计方案， 对设计进行了评估与分析， 并给出了优化设计。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
