文件名称:
Verilog HDL Tutorial.pdf
开发工具:
文件大小: 968kb
下载次数: 0
上传时间: 2019-05-11
详细说明： Verilog HDL简明教程 硬件描述语言（Hardware Description Language，简称HDL）是硬件设计人员和电子设计 自动化（EDA）工具之间的界面。其主要目的是用来编写设计文件，建立电子系统行为级的 仿真模型。即利用计算机的巨大能力对用Verilog HDL或VHDL建模的复杂数字逻辑进行仿真， 然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表（Netlist）， 根据 网表和某种工艺的器件自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型。 仿真验证无误后用于制造ASIC芯片或写入EPLD和FPGA器件中。 自从Iverson于1962年提出HDL以来，许多高等学校、科研单位和大型计算机厂商都相继 推出了 各自的HDL，但最终成为IEEE技术标准的仅有两个即Verilog HDL和VHDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
