开发工具:
文件大小: 6kb
下载次数: 0
上传时间: 2019-05-29
详细说明： 概述 复杂数字逻辑电路和系统的层次化、结构化设计隐含着对系统硬件设计方案的逐层分解。 基本思路 Verilog设计的MIPS单周期处理器可基本归结为下图所示：（图中的目录结构和文件命名仅供参考） 单周期处理器包括控制器和数据通路，将其放入mips.v的层次下。code.txt中存储相应的指令码。 control模块占一个独立的Verilog HDL文件，实现控制器这个单一的职责，保持模块不受污染。 datapath中的每个module都由一个独立的Verilog HDL文件组成。这样减小了模块之间的耦合度，在增加相应功能或者修改代码时，减小了对其他模块的影响和修改，条理更加清晰，且有助于后期的设 计。 一个Verilog HDL文件中可以定义多个module，因此建议所有mux（包括不同位数、不同端口数的所有MUX）都建模在一个mux.v中。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
