开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2019-07-23
详细说明： 边界扫描技术是符合IEEE规范的一种测试方法，JTAG设计的实现降 低了测试的复杂度、提高了质量及缩短面市时问。适合进行超大规模集成电路的 测试。同时，JTAG以采用更小的体积而提供更强的功能的优势，主要应用到集成 电路设计和测试验证的开发研究方面，但实现边界扫描技术需要超出铂的附加芯 片面积，同时增加了连线数目，且工作速度有所下降，这些问题有待解决。 本文通过对JTAG标准和技术内容的研究，对JTAG在SoC器件中的应用结 构进行了分析，提出了相应的简化措施，以此为据，设计了可用于芯片测试的嵌 入式JTAG模块(IP软核)。所设计的JTAG模块具有结构简单、技术齐全、支持 广泛、测试设计灵活、高精度故障定位等特征，可广泛用于SoC器件的设计。 本文通 过～定的理论研究，给出了一种实现JTAG结构的具体方法，首次分析 了如何选择扫描链的数量与长度的方法与原则，并对测试功耗进行了分析。本文 的特点是紧扣IEEEll49．1标准，并对JTAG进行RTL级建模和仿真以及首次对 JTAG指令进行了分析，得出JTAG软核的基础测试满足设计要求，并将边界扫描 测试设计应用到实际电路当中，实现对边界扫描测试理论的验证。经过仿真验证， 证明其设计可靠、方案可行，具有很好的实用价值。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
