开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2019-07-26
详细说明： 芯片后端设计流程芯片后端设计也称为物理设计，将门级网表转换成有功能描述、物理大小定义和位置位置信息的硬件单元，完成所有单元之间的连线，在实现过程中满足芯片设计需求的面积、功耗以及性能等要求。芯片后端设计的主要流程有布局、放置、时钟树综合、布线、signoff。布局（Floor Plan）阶段需要定义芯片的长宽尺寸、pad或者pin的位置、芯片的时序目标、电源环的宽度以及strap的长度或者宽度等内容。如果芯片中包含锁相环、RAM、寄存器堆等宏单元，还要确定这些宏单元的位置，以及如何摆放能使得走线更顺畅，芯片面积更小等。放置（placement）的目的是将所有标准单元放入core area中，并能满足拥塞及时序要求。时钟树综合的目的是为了生成满足芯片时序要求的时 钟树。芯片中的时钟网络要驱动电路中所有时序单元，因此时钟源端门单元的负载很多，负载延时很大且不平衡，需要插入缓冲器减少负载和平衡延时。时钟网络及其缓冲器构成了时钟树。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
相关搜索:
