文件名称:
MAX 10 FPGA 信号完整性设计指南.pdf
开发工具:
文件大小: 981kb
下载次数: 0
上传时间: 2020-05-12
详细说明：如果不解决进出 FPGA 的信号的完整性问题，那么当今复杂的 FPGA 系统设计就是不完整的。同
步开关噪声 (SSN)所导致的信号失真通常会致使信号完整性降低，从而降低系统的噪声容限。
为避免信号完整性的问题，Altera 建议您遵循 MAX® 10 器件的设计考量，I/O 布局指南和电路板
设计指南，包括：
• I/O 布局规则
• 电压参考 I/O 标准
• 高速 LVDS，锁相环（PLL）和时钟
• 外部存储器接口
• 模拟到数字转换器
Altera 建议在 PCB 布局前，在您的 FPGA 设计中提前执行 SSN 分析。
全中文版的哦~
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
