文件名称:
一种基于FPGA的卷积神经网络硬件加速架构.caj
开发工具:
文件大小: 453kb
下载次数: 0
上传时间: 2020-02-19
详细说明：发明名称：一种基于FPGA的卷积神经网络硬件加速架构
摘要
本发明公开一种基于FPGA的卷积神经网络硬件加速架构，包括：通用AXI4总线接口；用于缓存输入特征图，输出特征图和权重的缓存区；用于引导运算结果缓存的存储路由逻辑；多个MAC单元构成的乘累加阵列；卷积运算单元，用于从缓存区读取相应输入特征图与权重以进行卷积运算，累加偏置并进行非线性处理，并将运算结果写入相应输出特征图缓存区；池化运算单元，用于从缓存区读取相应输入特征图以进行池化运算，并将运算结果写入相应输出特征图缓存区；运算控制器，分为卷积控制器和池化控制器，分别控制卷积和池化的运算过程。本发明能够提高卷积神经网络硬件加速性能，具有可扩展性强，吞吐率高等优点。CN 110135554 A2019.08.16
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
