文件名称:
基于verilog实现pc与fpga的uart通信.zip
开发工具:
文件大小: 9mb
下载次数: 0
上传时间: 2020-02-16
详细说明：设计一个能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。
基本设计要求：
（1） 每帧数据供 10 位，其中 1 位启动位，8 位数据位，1 位停止位
（2） 波特率为：9600 或 115200
（3） 收/发时钟频率与波特率之比为 16
（4） 实现与 PC 机的通信，PC 机端采用串口调试助手
提高设计要求：
（1） 模块发送的数据由 PC 端的串口调试助手接收，要求能发送数字和中文（一首古诗，在 FPGA 内采
用 ROM 的方式存储中文内码），并能进行切换；
（2） 模块接收 PC 端串口调试助手发送的 16 进制数据，可按 10 进制方式显示到 LED 上。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
