ADI JTAG 仿真技术参考.pdfADI JTAG 仿真技术参考pdf,ADI JTAG 仿真技

文件名称: ADI JTAG 仿真技术参考.pdf

所属分类: 其它

开发工具:

文件大小: 455kb

下载次数: 0

上传时间: 2019-10-14

提供者: weixin_********

下载 (455kb)

不能下载？报告错误

详细说明：ADI JTAG 仿真技术参考pdf,ADI JTAG 仿真技术参考ANALOG DEVICES JTAG仿真器接口设计 GND1 2EMU no pin(key)3 4GND ADI TAG仿真器与DSP的接口是一个有14个 BTMSWDDIO5 6 TMS 引脚的JIAG仿真器插头。它与JTAG仿真器接 BTCK7 8 TCK 头相连。如果它没有连着JTAG仿真器的话,也 BTRST9 10 TRST BTDI 11 12 TDI 可以通过一个可选的局部(固定在用户板上)扫描 GND 13 14 TDO 控制器连接到DSP。图1.JAG仿真器用户板上的插头接口所有 ADI JTAO仿真器采用IEEE11491的扩展集标准从 DSP JTAG仿真口收发数据:JTAG仿局部边界扫描控制器真器采用EMU~的附加信号作为来自DSP的 JTAG仿真状态标志。该信号是供应商专用信号,参考图1,在连接器的标号为奇数一边的信号可以并非IEE11491规范的一部分由具有边界扫描控制器的用户板控制。这些信号包括边界扫描控制器JAG信号 BTMS/VDDIC, 下面几页详细的介绍了 ADI TAG仿真器的设计 BTCK,BTDI和 BTRST~。上述每个信号在表1 规范,包括与用户板相连的JAG仿真器的功能中都有描述。特性、电气特性和杌械特性的要求。 ① 如果对局部边界扫描不熟悉,不知道怎 JTAG仿真器用户板插头么在设计中使用,可以参看附录E:IEEE Std.11491(JTAG)边界扫描介绍。参考图1和表1可见,JAG仿真器插头有14 个引脚。要与JTAG仿真器通信必须将该插头插特殊情况引脚5BTMs 到用户板上。JTAG仿真器插头是一个标准的双排0.025”公的方形头,间隔为0.1”×0.1”,最小长引5 BTMS/VDDIO在 HPPCI JTAG伤真器上是度为0.235”。JTAG仿真器电缆头的管脚3特别个双功能引脚。首先,当 JTAG CE没有连到 JTAG头时,引脚5可以将一个可选的局部边界用于防止反向插入用户板接头,修剪好用户板上插头的引脚3以使TAG仿真器电缆的母头能的扫描控制器的TMS信号与用户板上DSP的MS 插入信号相连。在JTAG头的引脚5和引脚6之间有跳线。其次,该引脚被 JTAG ICE用于自动检测 JTAG仿真器14引脚的母头的管脚3用户板的DPO电压DDO是否达到5V。与TAG电缆的一根线相连,此线与 JTAG ICE采用捡测电压来确定 DSP JTAG信号输仿真器的地相连。入输出电平。用一个47K9的电阻将该引脚下拉至ⅴDDIO。不要将它与 VDDIO直接相连 ① 只有 HPPCIJTAG仿真器的管脚5支持电压自动捡测。USB和 HPUSB TAG 仿真器的管脚5仅支持BTMS功能。 JTAG仿真技术参考(EE-68) 第3页,共20页 ANALOG DEVICES 引脚信号描述仿真器用户板 GND 字地破动被动 EMU JTAG仿真标志输入输出{开源低有数{纸有数 _3KEY接头对齐位置一在用户板的头上该引脚必须修剪地不连接 4 GND 字地被动被动 ⅤDDO自动电压捡测VDDO) 输入被动或或或 BTMS 用户板局部边界扫描控制器输出 ITAG TAP(测试访问口)测试模式选择 6 TMS JTAG TAPO测试访间口)测试模式选择输出输入 7 BTCK 「用户板局部边界扫描控制器 JTAG TAP测试访间)测试时钟「不连接输出 8 TCK JTAG TAP(测试访问口)测试时钟输出输入 BTRST~用户板局部扫描控制器不连接 JTAG TAP(测试访问口测试复位 {低有效 10 TRST- JTAG TAP(测试访问口测试复位输出输入/有效 BTDI用户板局部边界扫描控制器 JTAG TAP(测试访问口)测试数据不连接输出输入 12 TDI JTAG TAPO测试访问口)测试数据输入输出输入 13 GND 数字地破动被动 14 TDO JTAG TAP(测试访问口)测试数据输出输入输出表1.,TAG仿真器插米信号描述 BTMS引做VDD10自动检测功能 ① VDDIO是用户板 DSP IC凵的电压值, HPPCI JTAG仿真器可以自动捡测高达5V的而不是DSP内核的电压值。当使用 DSP IO电压( VDDIO。 HPPCI JTAG仿真器使用 HPPCI VDDIC白动捡测功能时,要确 BTMS/VDDⅠO引脚的 VDDIO检测电压来调整保连接到ⅴDDIO的电源是正确的。 JTAG仿真器接口输入信号上限和输出信号驱动BTMS引脚边界扫颜功磨电平到表2所示的值。当使用 HPPCI JTAG仿真当 ITAG ICE没有连到JTAG头时,引脚5可以器时必须用个4Kg的电阻将引脚5将一个可选的局部边界扫描控制器的TMS信号 ( BTMS/VDDIO上拉至 DSP IO电压( VDDIO 当使用 HPUSB和 USB JTAG不支持VDDO自动捡测的仿真器时,可以将引脚5直接连到用户板的局部边界扫描控制器的BTMS信号,不需要任何上拉电阻。 JTAG仿真技术参考(EE-68) 第4页,共20页 ANALOG DEVICES 与用户板上DSP的TMS信号相连。在JTAG头 0.10” 0.30 的引脚5和引脚6之间有跳线。你可能会将一个 HPUSB或 USB JTAG仿真器连接到采用具有ⅤDDIO自动捡测逻辑的 HPPCI JAG仿真器的用户板上。 HPUSB或 USB JTAG 0.30 仿真器不会将引脚5接回仿真器,所以用户板或 0.10 仿真器都不会有损伤。当采用 HPUSB或USB 图2.JAG仿真器插槽保护区域 JTAG仿真器时用户板的电压上限由用户通过 Ⅴ isualDsP++会话向导手动设置。 HPPCI 当使用 HPPCI JTAG仿真器时,如果 JTAG ICE连接到插头,需要控制引脚 0281 043 5的BTMS信号使它不会被边界扫描控 ANALOG DEVICES 制器驱动。当 JTAG ICE连接到插头时, 0.23 如果对BTMS信号隔离失败,由于引 20 脚5上错误的捡测电压会导致JTAG ICE无法预料的行为。可以像图8和图 Fnt 9那样用跳线或缓冲器将BTMS信号隔离。如果使用缓冲器隔离BTMS信号 3888 连接 ITAG ICE时需要将缓冲器的输出3PC,mG你器义尺翅禁用 0B68 JTAG仿真器接头机槭特性规范 Pin 1 这一部分对JAG仿真器接头的机械特性规范进 2|= HPUSB≥Tp view 口口UsB 行了说明。 JTAG仿真器插头隔离要求 o08” 插头的长和宽至少是0.30”和0.10。关于接头保扩区域的信息可以参考图2 2 用户板上插拔JAG仿真器电缆的插槽高度应留出余量。图4. JTAG IPUSBJTAG仿真器接义尺小规格 HPPCI TAG仿真器的电缆的高度间隙约束请参考图3。 HPUSB和 USB JTAG仿真器的高度间隙约束请参考图4。 JTAG仿真技术参考(EE-68) 第5页,共20页 ANALOG DEVICES 用户板仿真器接头设计规范 JTAG仿真器加电断电顺序这部分介绍不同的用户板如何设计JAG仿真器JIAG仿真器通过仿真器插头连接到用户板上之接头。用户板包括带局部边界扫描逻辑或不带局前,应该先将它上电并连接到PC主机。AD所部边界扫描逻辑的单个或多个DSP设各。有高性能JTAG仿真器可以从用户板上“热”拔根据设计的用户板的类型,JTAG仿真器接口设插而没有加电或断电顺序的限制计规范可参考下面附录部分的文档。用户板没有加电之前或JAG仿真器连附录A:用户板JTAG接口设计不带边界扫到用户板之前不要打开或运行仿真软描的单DSP用户板件,以避免仿真错误附录B:用户板JTAG接口设计一不带边界扫对TRST~网络连接一个4.7K9的下拉描的多DSP用户板电阻到DSP,附录A到附录D中涉及附录C:用户板JTAG接口设计带边界扫描到的所有DSP都要这样处理,除非用的单DSP用户板户板使用边界扫描逻辑并且不使用附录D:用户板JTAG接口设计带边界扫描 TRST~控制信号。的多DSP用户板使用边界扫描逻辑并且不使用TRST~ 控制信号的用户板不要对TRST~信号 JTAG仿真器接口的PCB布局下拉。使用下拉电阻会阻止边界扫描逻辑移动测试口。TRST~信号在用户板上所有的JTAG仿真器信号(TCK,TMS,TDI,TDO, 电之前跨越JAG仿真器插头的 EMU~和TRST-)都作为关键路径信号。在用户 TRST~和 BTRST~引脚,应该给它安板上对这些信号进行布线时要特别注意。控制阻一个跳线。用户板加电之后,无论何时抗指定为50欧和75欧。采用固化共地使串扰最如果JTAG仿真器没有插入JTAG仿真小。布线时让JTAG仿真器的信号远离高频网络, 器插头,都应将跳线连接上。该跳线防尤其是时钟线。布线越短越好,布线长度尽可能止DSP的 JTAG TAP(测试访问口)陷相入不可恢复的状态。这些线路不能受刭其它信号的干扰,当TDO和 EMT的路径非常长时可能需要串联端接电阻JTAG仿真器接头电气特性要求器。关于串联端接电阻器的内容请査阅附录A 到D 这一部分对JAG仿真器接头电气特性规泡进行了说明 JTAG仿真技术参考(EE-68) 第6页,共20页 ANALOG DEVICES HPPCIJTAG仿真器自动电压检测接头逻辑压。不要把 BTMS/VDDIO引脚直接连到 VDDIO 电压。关于 BTMSIVDDIO引脚的更名信息请参 HPPCI JTAG仿真器接头使用JTAG仿真器插头考附录A到D。的引脚5( BTMSAVDDIO)来自动捡测用户板IO 口的电压。电压捡测逻辑控制着JTAG仿真器从|JAG仿真器接头IO特性用户板接收到的JTAG信号的电压阙值。电压捡JAG仿真器接头可以耐高达5V的直流电。这测逻辑也可以设置发送到用户板的JTAG信号的对所有的 Analog Devices JTAG系列 JTAG IO电驱动电压。压为5V、3.3V、2.5V和1.8V的DSP处理器都用户板上DSP的O电压(VDDO可能与DP处适用。仿真器接头可以适用于5V的用户板,其理器电压相同,也可能不同。如果将用户板设置逻辑电平为33V,这同时也满足了阙值电压不为 HPPCI JTAG仿真器自动电压捡测,一定要保能超过5v的要求。表2概括了JTAG仿真器接证使用的DSP处理器的VDDO供电电压止确。头的所有IO特性。定要将信号用4.7k92的电阻下拉到正确的电 JTAG仿真器 VDDIO Cin| CoutVIH VII VOH VOL IOL IOH 引脚信号 (VDC)(pF)(pF)(VDC)(VDC)(VDC)(VDC)(mA)(mA EMU- 5/3.3 2.0 0.8 TMS 5/3.3 6.5 0.7 12 12 TCK 5/3.3 6.5 2.3 0.7 12 12 10 TRSTN 5/3.3 6. 0.7 12 12 TDI 5/3.3 6 2.3 0.7 14 TDO 5/3.3 2.0 0.8 EMU 1.7 0.7 268 TMS 6.5 1.8 0.6 TCK 2.5 6.5 0.6 8 TRST 6.5 1.8 0.6 8888 12 TDI 2.5 6 1.8 0.6 4 TDO 1.7 0.7 EMU 0.6 6 TMS 1.8 6.5 1.3 0.5 4 TCK 1.8 6.5 1.3 0.5 10 TRSTA 1.8 6.5 0.5 4444 12 TDI 1.8 6.5 1.3 0.5 14 TDO 1.8 1.2 0.6 表2.JAG仿点器接10特性 JTAG仿真技术参考(EE-68) 第7页,共20页 ANALOG DEVICES JTAG仿真器接头时序表3介绍了JIAG仿真器输出信号(TCK,TMS TDI和TRST~)的开关参数以及JTAG仿真器输这部分介绍用户板的JTAG仿真器插头上JTAG入信号(TDO和EMU-)建立和保持的条件。表3 信号重要的时序信息。图5画出了用户板JTAG还介绍了高性能JTAG仿真器的工作频率。图5 仿真器插头上JTAG信号的转换和时序关系。说明了表屮相关参数值的映射关係 sOns 100ns 150ns I CK TMS/TDVTRST- TDO/EMU-C 图5.JmAG仿真器接头的序波形该信息用于确定用户板的最大路径长度,网络负比表中的值小很多。如果JTAG仿真器路径很复载,JIAG仿真器信号路径上容许的负载电容。杂且有很长的传播延时,请对用户板的JAG路表3中的最大频率仅能保证用户板满足表3中的径做一个时序分析。通过分析来确定用户板建立和保持条件。当计算建立和保持余量时,应JTAG仿真路径是否有足够的时间余量能让确保满足用户板DSP的数据表中TDO和 EMU- JTAG工作在期望的TCK频率下的延时参数。如果用户板不满足表3种指定的建时序分析得到的时间余量是一个正数。通常情况立和保持条件,为了保证JTAG仿真器的可靠性,下,合理的时间余量至少是整个TCK时钟周期要让它工作在较低的频率下的10%。作时序分析时注意要以最坏情况下的延 ① 如果JTAG仿真器不能在最低的可用频时作为延时数。典型情况下,逻辑电路大都会运率下工作,请检查用户板有无连线错行在最大延时值和最小延时值之间如果得到的误,或者重新设计用户板以减少延时。余量是负值并且非常接近于1m,可以在分析时尽量减少路径长度,电气负荷并使用较用一些典型值,看看余量是否仍为负。快速的缓冲器如果采用典型值得到的余量仍为负,试着选一个建立和保持时间由JTAG仿真器在最坏情况卜的可用的慢速TCK频率,或者对用户板作一些改最大延时决定。典型情况下,建立和保持时间会变来减少JTAG仿真器路径延时。 JTAG仿真技术参考(EE-68) 第8页,共20页 ANALOG DEVICES 参数产品频率说明最小频率最大频率 (ns) 1tcTCK HPPCI 10450 MHZTCK周期 19.9 00.1 1 tcTCK HPUSB 5+50 MHZ TCK周期 19.9 200.1 tICK USB 10 MHZ TCK周期 99.1 00.l 2 twTCKH HPPCI 10450 MHZ TCK高脉冲宽度 9.95 50.05 2 twTCKH HPUSB 5…50MHz TCK高脉冲宽度 9.95 100.05 tuTcKh USB 10 MHZ TCK高脉冲宽度 49.95 50.05 3 twTCKL HPPCI 10+50 MHZ TCK低脉冲宽度 9.95 50.05 3 tTCKL HPUSB 50 MHZTCK低脉冲宽度 9.95 100.05 3 twTCKL USB 10 MHZ TCK低脉冲宽度 49.95 50.05 4 tTMS HPPCI 10450MHZ 从TCK↓到 TMS/TDI/TRST~延时 Lotus HPUSB 5+50 MHZ 从TCK到 TMS/TDI/TRST~延时 333 4455555 tdMS USB 10 MHZ 从TCK↓到TMS/ TDI/TRST-延时 tu TDo HPPCI IOMHZ 从TDO/上MU~到ICK↑的建立时间14.1 tITO HPPCI 25MHZ 从 TDO/EMU~到TCK↑的建立时间1 outdo HPPCI 33MHZ 从 TDO/EMU到TCK个的建立时间84 t TDo HPPCI 5OMHZ 从TDO/EMU~到TCK↑的建立时间99 555666 teITO HPUSB 5-50MHZ 从 TDO/EMU~到TCK的建立时间2 tITO USB lOMHZ 从 TDO/EMU~到TCK个的建立时间2 th tDO HPPCI 10-50MHz 从TCK↑到 TDO/EMU~保持时间 0 tiTO HPUSB 5-50MHZ 从TCK↑到 TDO/EMU~保持时间 0 thTDOO USB lOMHZ 从TCK↑到 TDO/EMU~保持吋间 0 表3.AG仿真器接头的序信息结论这篇文档介绍的内容使JIAG仿真器接口设计更加直接。用户板上有一个设计优良的JTAG仿真器接口可以使你更快的开始开发和测试你的应用程序而不是将宝贵的时间花费在调试JAG仿真器口上。定期的到 ADI DSP工具网站上更新此文档。 JTAG仿真技术参考(EE-68) 第9页,共20页 ANALOG DEVICES 附录A:用户板JTAG接口设计一不带边界扫描的单DSP的用户板 ① 图6中迕接到JIAG仿真器的TDO和 EMU~信号串联了端接电阻器。这些电阻是可选的。如果JAG仿真器插头和这一部分介绍的是不芳边界扫描的单DSP的用 DSP之间的TDO或EMU~的布线距离户板的JTAG仿真器接头接口设计。大于6英寸则需要使用端接电阻器。如图6所示,不带边界扫描控制器的单DSP的端接电阻器值等于印刷电路板的阻抗(Zc)减去用户板或者在局部边界扫描控制器链中不包含 TDO或EMU~信号IO驱动器(ZDne)阻抗。起该DSP。当使用 HPPCI JTAG仿真器时,应该将初将端接电阻器值设为零欧姆。如果在使用所有的边界扫描引脚(除了引脚5)接地。 HPPCI JTAG仿真器时观察到了信号完整性问题,则将 JTAG仿真器接头需要引脚5即 BTMS/VDDIO/端接电阻器值Zmir置为ZcB减去Zoa 信号来自动捡测 DSPIO的电压( VDDIO) 根据信号情况调节端接电阻器值,它可能比 ZT稍小一些或大一些。端接电阻器离DSP JTAG仿真器插头和DSP之间的布线距离少于6越近越好英寸的单个DSP用户板不需要使用缓冲器。如果最差情况下JTAG仿真器插头和 ① 本文档之前的版本需要对TMS、TCK 和TD加上拉电阻。在仿真器中使用了 DSP之间的布线距离大于6英寸,无论具有强驱动能力的CMOS缓冲器就不扫描链的路径上有儿个DSP,都要缓冲需要再用上拉电阻了。用户板图6是TAG仿真器插头和不边界扫描控制器的单DSP用户板的DSP之间的连接示意图。 Target DEP VDDIO GN EMM Target DS no pin (key)3 4 GND BTMSDDIC TMS < Target DSP BTCK 7 8 TCK Target DSP 日TRST Target DSP BTDI TDI Target DSP ND TDO 图6.不微局部边界描控制器的单DSP用户板 JTAG仿真技术参考(EE-68) 第10页,共20页

(系统自动生成,下载前可以参看下载内容)