Luminary Micro Stellaris系列LM3S801微控制器选型指南(周立功翻译).p

文件名称: Luminary Micro Stellaris系列LM3S801微控制器选型指南(周立功翻译).pdf

所属分类: 其它

开发工具:

文件大小: 354kb

下载次数: 0

上传时间: 2019-10-13

提供者: weixin_********

下载 (354kb)

不能下载？报告错误

详细说明：Luminary Micro Stellaris系列LM3S801微控制器选型指南(周立功翻译)pdf,Luminary Micro Stellaris系列LM3S801微控制器选型指南(周立功翻译)第1章结构概述第1章结构概述 Luminary micro Stellaris-M系列的微控制器是首款基于 ARM Cortex-M3的控制器, 它将咼性能的32位计算引入到对价格敏感的嵌入式微控制器应用中。这些堪称先锋的器件拥有与8位和16位器件相同的价格,却能为用户提供32位器件的性能,而且,所有器件都是小型封装形式提供。 Stellaris系列的LM3S101微控制器拥有ARM微控制器所具有的众多优点,如拥有广泛使用的开发工具,片上系统(SoC)的底层结构IP的应用,以及众多的用户群体。此外, 控制器还采用了ARM可兼容 Thumb的 Thumb-2指令集来降低内存的需求量,进而降低成本 Luminary micro提供一套完整的解决方案以便快速进入市场,包括用户开发板、白皮书和应用手册,以及强大的支持、销售和分销商网络。 1.1产品特性 LM3S801微控制器包含以下的产品特性: ·32位RISC性能采用为小型嵌入式应用方案而优化的32位 ARM Cortex3vM结构可兼容 Thumb的 Thumb-2专用指令集处理器内核,可提高代码密度 50-MHz操作硬件除法和单周期乘法集成了嵌套向量中断控制器以提供明确的中断处理 26个中断,带8个优先级内存保护单儿(MPU提供一个特杈模式用于受保护的操作系统功能非对齐式的数据访问,使数据可以有效地压缩到内存中极细微的位处理操作 bit-banding)可最大限度地使用内存,并且提供创新的外设控制内部存储器 64KB单周期Fash 用户管理的 Flash块倮护,以2KB块大小为基础用户管理的Fash数据编程用户定义和管理的 Flash保护块 8KB单周期SRAM 通用定时器 3个定时器,每个都可配置为个32位定时器或两个16位定时器 32位定时器模式: 可编程的单次发(one-shot)定时器可编程的周期定时器第1章结构概述使用外部32.768-KHz时钟作为输入时的实时时钟在周期和单次触发模式卜进行调试期问,当控制器使CPU的暂停(Hal) 标志有效时的暂停操作( (stalling)可由用户来控制使能 16位定时器模式带有8位预分频器的通用定时器功能可编程的单次触发定时器可编程的周期定时器在调试期间,当控制器使CPU的暂停(Halt标志有效时的暂停操作( stalling) 可由用户来掉制使能 16位输入捕获模式输入边沿计数捕获输入边沿时间捕获 16位PWM模式简单PWM模式,PWM信号的输出反相可由软件编程可遵循 ARM FIRM规范的看门狗定器带有可编程装载寄存器的32位向下计数器带有使能的独立看门狗时钟带有中断屏蔽的可编程中断产生逻辑提供锁定寄存器保护,以防止软件跑飞( (runaway)的情况带有使能/禁能的复位产生逻辑在调试期间,当控制器使CPU的暂停(Halt标志有效时的暂停操作( stalling)可由用户来控制使能 ·同步串行接口(SSD) 主机或从机操作可编程的时钟位速率和预分频独立的发送和接收FIFO,16位宽、8单元深 Freescale spl、 MICROWIRE或 Texas工具同步串行接口的可编程接口操作从4到16位的可编程数据帧大小用于诊断调试测试的内部回送测试模式 UART 2个完全可编程的16C550类型UART 独立的16×8发送(Tx)和16×12接收(Rx)FIFO,诚少CPU中断服务装载带小数分频器的可编程波特率发生器可编程的FIFO长度,包含1字节深度的操作提供常用的双缓冲接口 FIFO触发点为1/8,1/4,12,3/4和7/8 用于起始、停止和奇偶的标准异步通信位第1章结构概述错误-起始-位检测 line-break的产生和检测模拟比较器 3个独立的集成模拟比较器可配置输出来驱动输出管脚或产生中断将外部管脚输入与外部管脚输入相比或与内部可编程的电压参考相比 . C 在标准模式中,主机和从机接收和发送作的传输速度高达100Kbps:在高速模式中,传输速庋高达400Kbps 中断产生主机具有仲裁和时钟同步,多主机支持,以及7位寻址模式 PWM 3个PWM发生器模块(每个PWM发牛器模块产牛两个PWM信号),每个模块具有个16位计数器、两个比较器、个PWM发生器和个死区(dead-band) 发生器个16位计数器在Down或Up/Down模式中运行 16位装载值控制的输出频率可同步进行装载值的更新在到达零和装载值时产生输出信号两个比较器可同步进行比较器值的更新 ●匹配时产生输出信号 PWM发生器根据计数器和比较器输出信号执行的操作来构造输出PWM信号 ●产生2个独立的PWM信号死区发生器产生2个PWM信号,可编程的死区延吋适用于驱动hafH桥可被旁路,使输入PWM信号不被修改( unmodified 灵活的输出控制模块,每个PWM信号的PWM输出使能每个PWM信号的PWM输出使能可选择每个PWM信号的输出反相(极性控制) 可选择每个PWM信号的故障处理在PWM发生器模块中的定时器同步在PWM发生器模块范围内定时器/比较器更新的同步 PWM发生器模块的中断状态汇总第1章结构概述 QEI 硬件位置积分器跟踪编码器位置速度捕获使用内置定时器在索引脉冲、速度定时器时间到达、方向改变或正交错误检测时产生中断 GPIO 多达36个GPIO,取决于配置屮断产生可编程为边沿触发或电平检测在读和写操作中通过地址线进行位屏蔽 GPIO端口配置的可编程控制弱上拉或下拉电阻 2-mA,4-mA和8-mA端口驱动 ●8-mA驱动的斜率控制廾漏使能数字输入使能电源片内线性稳压器(LDO),具有用户可调的2.25V-2.75V可编程输出控制器上的低功耗选项:睡眠和深睡眠模式外设的低功耗选项:软件控制单个外设的关断 LDO带有检测未调整电压和自动复位的功能,可由用户控制使能带3.3V电源掉电检测,可通过中断报告该状况或者复位 ·灵活的复位源上电复位(POR) 复位脚有效掉电(BOR)检测器向系统警报电源下降软件复位看门狗定时器复位内部线性稳压器DO输出变为不稳定其它特性 6个复位源可编程的时钟源控制可对单个外设的时钟进行门搾以节省功耗遵循IEEE1149.1-1990标准的测试访问端口(TAP控制器通过JTAG和串行线接∏的调试访问完整的JAG边界扫描 ·工业范闱内遵循RoHS的48-脚LQFP封装第1章结构概述 12目标应用 ·工厂自动化和控制工业控制的电源设备楼宇自动化无刷直流电机和交沇感应电机第1章结构概述 1.3高级方框图 ARM Cortex-M3 (包括嵌套向量中断控制器下Cc线Fksh INVIC) 存储器外设系统控制 LMI JTAG ∏时钟测试访问端APB桥k→ SRAM TAP控制器通用定时器通用系统输入/输出看门狗时器通用异步接收器/ 发送器 qUART) 同步串行接口(Ss 串行通信外设内部集成电路(I2C) 模拟模拟比较器正交编码器接(QHI) 脉宽调制器电机控制 (PWM) 外设 LM3S801 图1.1 Stellaris高级方框图第2章管脚图第2章管脚图图21所示为管脚图和管脚到信号名称的映射。 ∏∏口∏nnn PE5/CP5 日3只导园器 PE4/CP3 35I PEO/PWNM4 PE3/CCP1 34□口pB32cSDA LDo口6 31 GND VDD 7 30 /PWM3 28□PD3/U1Tx Pc7c2口11 26□PD1PwM1 5 PDO/PW/MC 旨后总点旨图21管脚连接图第3章信号表第3章信号表下表列岀了每个管脚可用的信号。通过软件用 GPIOAFSEL寄存器来使能管脚功能。重要:在默认情况下所有复用管脚为GPIO管脚,只有5个JTAG管脚(PB7和PC[3:O]) 除外,这5个管脚默认用作丌AG功能表3.1所示为管脚到信号名称的映射,包括信号的功能特性。表3.2按照信号名称的字母顺序列出信号。表3.3按照功能将信号分组,GPIO管脚除外。表3.4列出GPIO管脚和它们可选的功能。表31按管脚编号排列的信号管脚编号信号名称管脚类型缓冲区类型描述 PES L'O TTL GPIO端口E位5 CCPS LO TIL定时器2捐获输入,比较输出或PWM输出通道5 PE TTL GPIO端口E位4 CCP3 O TTL 定时器1捐输入,比较输出或PWM输出通道3 PE3 I/( TTL GPIO端口E位3 CCPl LO TTL 定时器0捐获输入,比较输出或PWM输出通道1 PE2 LO TTL GPIO端口E位2 CCP4 LO TTL 定时器2获输入,比较输出或PWM输出通道4 TTL 系统复位输入 LDO 电源线性稳压器输出电压。该管脚在管脚和GND之间需要一个1uF或更大的外部电容。 ⅤDD 电源逻辑和IO管脚的正电源 GND 电源逻辑和IO管脚的地参考 9 OSCO 模拟振荡器晶休输入或外部时钟参考输入 1 OSCI 模拟振荡器晶体输出 PC7 /O TTL GPIO端口C位7 C2- 模拟模拟比较器2负极参考输入 12 PC6 /O TTL GPIO端口C位6 模拟模拟比较器2正极参考输入 PhB TTL 正交编码器相位B输入 PCs LO TTL GPIO端口C位5 COo TTL 模拟比较器0输出 C1+ 模拟模拟比较器1正极参考输入 PC4 /( TTI GPIO 端I 口C位4 Pha TL 正交编码器相位A输入 15 VDD 电澳逻辑和IO管脚的正电源 16 GND 电源逻辑和IO管脚的地参考 17 PAO LO TTL GPIO端口A位0 TORX TTL UARI0接收数据输入 18 PAl GPIO端口A位1 UOTx TTL UART0发送数据输出

(系统自动生成,下载前可以参看下载内容)