低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf低压低功耗全摆幅CMOS运算放大器设计与仿真pd

文件名称: 低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

所属分类: 其它

开发工具:

文件大小: 3mb

下载次数: 0

上传时间: 2019-09-14

提供者: weixin_********

下载 (3mb)

不能下载？报告错误

详细说明：低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,ABSTRACT In recent years, more and more electronic products with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, therefore low voltage, low power analog circuit design techniques are becoming research hotspot. When operational amplifier works in low supply voltage, the signal dynamic range reduces and the amplifier signal to noise radio reduces. In order to expand the signal dynamic range, the low voltage operational amplifier usually needs the input signal scope and the output signal scope to be able to achieve rail-to-rail. but the threshold voltage of transistor do not reduces when supply voltage reduces, solve the supply voltage and input signal limited by threshold voltage is becoming very important A Level-Shifting circuit was proposed, which offer a Level-Shifting voltage for input stage. The whole circuit is realized in CSMC 0.5um CMOS process parameters provided by foundry for level 49, the input stage use the NMOs tube and the Pmos tube parallel supplementary differential input pair structure; the middle gain stage use the low voltage, wide swing cascode structure which is suitable to work in low voltage; the output stage use the traditional Class a to reach rail-to-rail. To obtain high frequency zero and pole splitting place the compensation capacitor between the source of the cascode devices and the output nodes in the frequency compensation circuit. The bias circuit is designed based on Supply-Independent Biasing, provides the stable bias current and the bias voltage for the operational amplifier The designed circuit is simulated by HSPICE. With a single 1.3V supply voltage, the input common mode range of op-amp and output spring achieve rail-to-rail on the whole and the dc gain is 106db while the unit gain bandwidth is 5.2MHZ, and phase margin is 55 the power supply rejection ratio of op-amp is 93dB, it has good ability of reject the wave of supply power; the common mode rejection ratio of op-amp is 115dB, it has good ability of amplify differential signal and reject the common signal; the positive slew rate and negative slew rate of op-amp is 2.9V/us and 6.7V/us respectively; the power dissipation of op-amp is 178uW; when the supply voltage was equal to or lower than the sum of NMOS threshold voltage and PMOS threshold voltage, the op-amp can also work well. The structure of op-amp is simple and compact and all of pre-defined specifications of the designed circuit are satisfied with the simulation results, the op-amp reaches low-voltage low-power and rail-to-rail KEY WORDS: CMOS op-amp, rail-to-rail, simulate, Level-Shifting technique 原创性声明本人声明,所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了论文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得中南大学或其他单位的学位或证书而使用过的材料。与我共同工作的同志对本研究所作的贡献均已在在论文中作了明确的说明。作者签名: 场久日期:a-年「月x日关于学位论文使用授权说明本人了解中南大学有关保留、使用学位论文的规定,即:学校有权保留学位论文,允许学位论文被查阅和借阅;学校可以公布学位论文的全部或部分内容,可以采用复印、缩印或其他手段保存学位论文;学校可根据国家或湖南省有关部门规定送交学位论文。作者签名:专高父号师教图牌化日期:208年「月日中南大学硕士学位论文第一章绪论第一章绪论 1.1课题背景分析 20世纪80年代初期,许多专家预言模拟集成电路( Integrated Circuit,Ic) 即将消失。当时,数字信号处理算法的功能日益增强,而集成电路技术的进步又使这些算法可在硅片上紧凑而有效地实现。许多系统上用模拟电路形式来实现的功能很容易在数字领域内完成。人们推测:全部的信号处理将最终在数字领域内实现。但实际情况是,尽管许多的信号处理已经转移到了数字领域,但我们的世界是“模拟”的,对模拟和混合信号处理电路的需求仍然持续增加,特别是对现代混合信号超大规模集成电路,例如数字通信、磁盘驱动电子学、无线接收器、光接收器、传感器、微处理器和存储器等的需求越来越大列早在20世纪30年代,研究人员 Lilienned和Hei率先提出了MOS场效应晶体管( Metal Oxide semiconductor field- Effect Transistor, MOSFET)的概念 60年代中期发明了互补MOS( Complementary Metal Oxide Semiconductor, CMOS)器件(即同时用n型和p型晶体管)并很快占领了数字市场,紧接着个明显进步就是将CMOS技术应用到模拟电路设计中。90年代以来,随着IC 特征尺寸的持续缩小,芯片密度和工作频率相应增加,降低电路的电压和功耗己成为模拟IC设计关注的一个焦点。随着亚微米、深亚微米技术的发展和系统芯片( System on Chip,SoC)技术的日益成熟,采用电池供电的便携式电子产品获得了迅猛的发展和快速的普及,其性能要求也越来越高,开发周期越来越短,这使低压低功耗技术受到了极大的关注。由于电池技术的发展远远跟不上IC与电子系统的发展,其容量在最近的五年内也无法出现超过30%到40%的提升,不能满足日益复杂的C的要求。近年来,随着笔记本电脑、移动通信等便携式电子设备和系统迅速发展,集成了模拟和数字模块的超低功耗处理芯片的市场需求量急剧上升,低压低功耗电路己成为集成电路重要的发展方向之一同。降低电源电压己成为必需。首先,现代CMOS工艺的特征尺寸持续减小。在2007年, 最小沟道长度趋近45mm,器件栅氧化层的厚度变薄。为了避免栅击穿和保证器件的可靠性,电源电压必须降低。其次,集成度的持续提高要求解决单位面积的功耗问题。然而,对于标准CMOS工艺中的阙值电压( threshold voltage)并不会随着电源电压的降低而有明显的下降。运算放大器作为模拟及数模混合电路中南大学硕士学位论文第一章绪论中的一个重要基本模块,它的设计会随着电源电压的降低而变得越来越复杂。常规设计的运算放大器受阈值电压及饱和电压降的影响而导致其输入输出动态范围的不断减小。同时在混合信号CMOS集成电路中,噪声电压却在增加。为了增加运算放大器的信噪比,必须增加其输入、输出电压范围,迫切需要设计具有全摆幅输入、输出能力的运算放大器。 1.2运算放大器发展概况运算放大器( operational amplifier,常简称为 op amp或“运放”,是在1947 年由 John R Ragazzini命名的,用于代表一种特殊类型的放大器。经由恰当选取的外部元件,它能够完成各种运算,如放大、加、减、微分和积分图。运放是个从功能的角度命名的电路单元,可以由分立的器件实现,也可以实现在IC芯片当中。早期的运算放大器是用真空电子管实现的,因此笨重、耗电量大并且价格昂贵。在上世纪50年代,人们发明了低压电子管使得运算放大器的体积缩小到了砖头大小。到了上世纪60年代,晶体管( transistor)的发明使得运算放大器的体积进一步缩减到了数立方英寸。然而,真正的突破出现在集成电路运算放大器的开发,它以单片的形式制造在只有针尖头大的硅芯片上。集成运放的发展分为四个阶段(即四代运放),各代产品皆有自己的特点第一代产品基本上沿用了分立元件放大电路的设计思想,采用了集成数字电路的制造工艺,大部分采用NPN管,只有少数横向PNP管,构成以电流源做偏置电路的三级直接耦合放大电路。典型代表是仙童半导体公司( Fairchild Semiconductor Corporation)推出的世界上第一个商业应用成功的集成运放 uA709,它由 R.J. widiar研制出。第二代产品普遍采用有源负载,简化了电路设计,并使开环增益有了明显的提高,各个方面性能指标比较均衡,属于通用性运算放大器,应用非常广泛。典型产品是1966年问世的μA741,它由 Fairchild 推出的,是μA709的下一代产品,它有内部补偿,不需要外部补偿电路,而且它没有μA709那么敏感。第三代产品的输入级釆用了超β管,β值高达 1000~500,而且版图设计上考虑了热效应的影响,从而减小了失调电压、失调电流及温漂,增大了共模抑制比( Common Mode Rejection Ratio,CMR)和输入电阻,电压放大倍数可达到107。典型产品是模拟器件公司( Analog Devices 的AD508。第四代产品采用了斩波稳零和动态稳零技术,使各项性能指标参数更加理想化。典型产品有美国Har公司的HA290012。随着微电子技术的不断发展,各种新型集成放大器不断出现,例如功率运算放大器、精密仪器用差分运算放大器、可控运算放大器等。中南大学硕士学位论文第一章绪论运算放大器历经数十年的发展,根据不同的应用需求主要分为通用型、低电压低功耗型、高速型、高精度型四大类产品。一般而言,通用运算放大器应用最广,几乎任何需要添加简单信号增益或信号调理功能的电子系统都可采用通用型;低电压低功耗运算放大器主要面向手机、PDA等以电池供电的便携式电子产品;高速运算放大器主要用于通信设备、视频系统以及测试与测量仪表等产品高精度运算放大器主要针对测试测量仪表、汽车电子以及工业控制系统等。近年来,消费电子、通讯、网络等应用领域的发展对运算放大器也提出新的技术要求, 更低功耗、更小封装以及良好的匹配性能都变得十分重要。为此,要求设计人员在设计方法上加以创新,同时制造工艺与封装技术的进步也为提升运算放大器的性能提供了一定的保障。在多方因素推动下,新一代运算放大器正朝着速度更快、集成度更高、价格更低的方向发展。 1.3低压 CMOS Rail- to-Rail运算放大器概述全摆幅(Rail-o-Rai〕),有时也称为“轨至轨”或“满幅”,是指输出(或输入)电压范围与电源电压相等或近似相等。从输入方面来讲,其共模输入电压范围可以从负电源电压到正电源电压;从输出方面来讲,其输出电压范围可以从负电源电压到正电源电压34。轨至轨输入、输出特性,扩大了动态范围,避免了补偿输入级常见的交越失真问题。这种设计降低了失真,在整个输入电压范围内,甚至比电源电压高100mV左右,实现了较高的共模抑制比,因此最大限度地提高了整体性能,适合驱动AD转换器,而不会造成差分线性衰减。例如, 轨至轨输入、输出CMOS放大器就比较适用于具有以下特性的单电源应用:输入和输出轨上的摆幅很小、极低的静态电流以及极低的输入偏置电流。但是,其噪声通常比双极性射极跟随放大器要高得多6:。轨至轨运放在整个共模范围内,输入级的跨导基本保持恒定,这对低电压应用是至关重要的。所以,当电源电压逐步下降时,运放的共模输入范围越来越小,但是晶体管的阈值电压并没有减小,这使得设计出符合低压低功耗要求,输入输出动态幅度达到全摆幅的运放成为一种必需。目前,低压 CMoS Rail-to-Rai运算放大器的研究日新月异。国外很多知名公司都在进行这方面的研发工作,并且已经推出了自己各自的产品,如美国微芯公司( Microchip Technology)最新推出的MCP604X系列运算放大器,具有增益稳定、轨至轨输入输出功能,主要作为电池供电的低电流、低电压应用的选择。 MCP604X运算放大器提供轨至轨输入和输出,工作电压范围从55v低至14V, 最大静态电流降至1A。美国 Maxim公司的高性能运放如Max406,Max407系中南大学硕士学位论文第一章绪论列已经达到了低压微功耗的水平。在整个的工作电压范围内,Max406的典型工作电流为1uA,几乎不变。美国 Analogzone公司于2006年推出的LMV951是款工作在1V低电压下,增益带宽积达到27MHz,具有Rail-to-Rai输入和输出的运算放大器。最新一代运放的带宽可以从5KHz到1GHz8;供电电源、输入失调电压和失调电流越来越小920。在国内,由于受到工艺条件、基础研究与设计水平的限制,在CMOS低压低功耗特别是低功耗运放的研发方面才刚刚开始,复旦大学、东南大学、西北大学等都在开始做这方面的研究,但与国外还有很大的差距,研究开发具有自主知识产权的低压低功耗全摆幅CMOS运放变得非常重要。 1.4低压低功耗模拟电路设计面临的困难近几年来移动电话,个人数字助理,便携式电子测量仪器等以电池供电的电子产品得到广泛的使用,迫切要求我们采用低电压、低功耗的电路来减少电池个数,延长电池使用时间2。通常情况下,CMOS的功耗主要有两个方面组成即动态功耗和静态功耗22。我们知道,电路的动态功耗正比于电源电压的平方,静态功耗正比于电源电压,因此,降低电源电压是减少电路功耗的有效方法。在电源电压不高时,需要M0S管的阈值电压能降低到足够低的水平。随着工作电压逐步下降,晶体管的阈值电压却不能下降,这使得电路性能下降,导致电路工作电流的减小和工作速度的降低,动态范围和噪声容限也受到限制2425。从工艺上说,低压下S0I技术能减少寄生电容和体效应,从而降低功耗,但其价格昂贵,限制了其在电路设计中的应用。这是低压低功耗模拟电路设计中的第一个困难。随着工艺的进步,器件尺寸越来越小,按比例缩小将导致器件的特性与大尺寸器件有很大的不同2。无论是恒定电场按比例缩小还是恒定电压按比例缩小, 都面临着共同的问题:短沟道效应2由于特性的变化,原有模型已经不能真实反映器件的真实工作情况。如何减小短沟道效应,以及在小尺寸下如何提高器件模型反映器件实际工作的真实程度,是低压低功耗模拟电路设计中的第二个困难模拟电路的速度和能耗成反比的关系。过低的工作电压使晶体管关断和开通的速度受到影响,一些广泛应用的技术,如开关电容电路,不再适用;另一方面, 由于电源电压的降低,使模拟电路的匹配性变差,直接影响电路的精度。模拟电路在速度、精度、功耗这三方面平衡协调设计是低压模拟电路设计的第三个困难。随着人们对电子设备低压低功耗要求的进一步提高,尽管在现有通用工艺上进行低压低功耗设计取得了很大的成就,但具有很大的局限性。如何进一步从中南人学硕士学位论文第一章绪论 IC制造工艺上提高器件的跨导,降低器件的工作电压和阔值电压,是低压低功耗电路设计遇到的又一难题。 1.5运算放大器的特点运算放大器是一种高电压增益、高输入电阻和低输出电阻的多级直接耦合放大电路。一般由输入级、中间放大级、输出级、偏置电路和补偿电路等重要部分组成。图1-1描述了运算放大器的重要组成部分2 输入级:一般是差动放大器,利用其对称特性可以提高整个电路的共模抑制比和电路性能,输入级有反相输入端“-”同相输入端“+”两个输入端。中间放大级:主要作用是提高电压增益,一般由多级放大电路组成。输出级:一般由电压跟随器或互补电压跟随器组成,以降低输出电阻,提高带负载能力。偏置电路:是为各级提供合适的工作电流,建立适当的静态工作点。补偿电路:保持整个电路工作的稳定,如过载保护电路及频率补偿电路等辅助电路。补偿电路输入级中间放大级输出级偏置电路图1-1运算放大器内部组成框图运算放大器的符号如图1-2所示。“+”表示同相输入端,“-”表示反相输入端在理想情况下,输出电压V的表达式为 A(1-2) 表示开环差模电压增益,V和V分别是作用在同相端和反向端的输入电

(系统自动生成,下载前可以参看下载内容)