I2C总线协议中文版.pdf该文档介绍了I2C总线，是中文文档，非英文文档，对于看英文文档头大的读者

文件名称: I2C总线协议中文版.pdf

所属分类: 其它

开发工具:

文件大小: 852kb

下载次数: 0

上传时间: 2019-09-04

提供者: wzc1874*******

下载 (852kb)

不能下载？报告错误

详细说明：该文档介绍了I2C总线，是中文文档，非英文文档，对于看英文文档头大的读者是一个不错的选择广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com 1.序 1.1版本1.0-1992 1992fC总线规范的这个版本有以下的修正删除了用软件编程从机地址的內容。因为实现这个功能相当复杂,而且不被使用。刖除了“低速模式”。实际上这个模式是整个PC总线规范的子集,不需要明确地详细说明增加了快速樸式。它将位速率増加4倍到达400kbis。快速模式器件都向下兼容,即它们可以在 0-100kbs的PC总线系统中使用。 ·增加了10位寻址,允许1024个额外的从机地址。快速模八器件的斜率控制和输入滤波改善了EMC性能, 注意:100kbs的PC总线系统或100kbs器件都没有改变。 1.2版本2.0-1998 2c总线实际上已经成为一个国际标准,在超过100种不同的C上实现而且得到超过50家公司的许可。但是,现在的很多应用要求总线速度更高、电源电压更低。这个更新版的fC总线规范满足这些要求而且有以下的修山增加了高速樸式(Hs模式)。它将位速率增加到3.4Mis。Hs模式的器件可以和PC总线系统屮快速和标准模式器仵混合使用,位速率从0~3.4 Mbit/s 电源电压是2V或更低的器件的低输出电屮和滞后被调整到符合噪声容限的要求,而且保持和电源电压更高的器件兼容。快速模式输岀级的0.6V6mA要求被删除。新器件的固定输入电平被总线电压相关的电平代替。增加了双向电平转换器的应用信息。 1.3版本2.1-2000 PC总线规范的V2.1版有以下微小的修改在Hs模式的重复起始条件后,可以延长时钟信号SCLH(见13.2节的图22、25和32) Hs模式屮的一些时序参数变得更随意(见表6和表7 14购买Phi的C总线元件 %的买Phps的元件同时传递了一个在 Philips的PC专利下在c系统使用元件使系统符合由 ips定义的fC规范的许可证。 2,PC总线使设计人员和厂商都得益在消费者电子、电讯和工业电子中,看上去不相关的设计里经常有很多相似的地方。例如几乎每个系统都包括: 一些智能控制,通常是一个单片的微控制器通用电路,例如LCD驱动器、远程ⅣO口、RAM、 EEPROM或数据转换器。面向应用的电路,譬如收音机和视频系统的数字调谐和信号处理电路,或者是音频拨号电话的 DTMF发生器。为了使这些相似之处对系统设计者和器件厂商都得益,而且使硬件效益最大电路最简单, Philips开发了一个简单的双向两线总线,实现有效的C之间控制。这个总线就称为 nter c或PC总线。现在Phi 包括超过150种CMOS和双极性兼容PC总线的C,可以执行前面提到的三种类型的功能。所有符合P2c 总线的器件组合了一个片上接凵,使器件之间直接通过fC总线通讯。这个设计概念解决了很多在设计数字控制电路遇刭的接口问题, 广州周立功单片机发展有限公司Te:(020)3873097638730977Fax:38730925htl:/Nww.ZLgmcu.com 下面是P2C总线的一些特征只要求两条总线线跻;一条串行数据线(SDA);一条串行时钟线(SCL)。每个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机/从机关系软件设定地址;主机可以作为主机发送器或主机接收器。 ●它是一个真正的多主机总线,如果两个或更多主札同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏。串行的8位双冋数据传输位速率在标准模式下可达100kbit's,快速模式下可达400 kbit/s,高速模式下可达34Mbis。片上的滤波器可以滤去总线数据线上的毛波,保证数据完整。连接到相同总线的C数量只受到总线的最大电容400pF限制。图1是两个PC总线应用的例子。 2.1设计人员的得益符合fC总线的C允许系统设计快速向前推进,直接从功能结构图到原型。此外,由于它们直接“剪贴”到PC总线,没有任何额外的外部接凵,所以允许简单地通过从或者向总线“剪贴”或“不剪贴”C 来修改或升级原型系统。符合PC总线的|C还有一些功能特别吸引设计人员 ·结构图的功能模块与实际的|C对应;设计快速从结构图向最后的原理图推进。 ●不需要设计总线接口,因为C总线接口已经集成在片上集成的寻址和数据传输协议允许系统完全由软件定义。相同类型的|C经常用于很多不同的应用。山于设计人员快速熟悉了用兼容fC总线的C表示经常使用的功能模块,使设计时间减少。在系统中增加或除IC不会影响总线的其他电路。故障诊断和调试都很简单;故障可被立即寻迹通过聚集一个可再使用的软件模块的库减少软件开发时间除了这些优点外,符合PC总线的 CMOS C还向设计者在特别吸引的可移植装置和电池供电系统方面提供了特殊的功能。它们都有: 极低的电流消耗抗高噪声干扰电源电压范围宽工作的温度范围广 4 广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com MICRO- PCB830528 SYNTHESIZER VOLATILE MEMCRY PCFS IDA9160A EO/DUAL SDA SC IDA9840- GENERATOR TD/A4670 PCD331 LINE NTERFACE PROCESSOR TDA9GEC PCA1070 ADPCM PROCESSOR TDA4685 PCD5032 SINGLE-CHIP BURST MODE T三xT CONTROLLER SAA52XX PCD5042 CREEN CONTROLLER PCA8510 PEOCIXXX b 图1rC应用的两个例子:(a)高性能的高度集成电视;(b)DECT无绳电话基站 22厂商的得益符合fC总线的C不只帮助了设计者,它们也使设备厂商得到很多益处,因为简单的两线行PC总线将与联减到最小,因此C的管脚更少而且PCB的线路也减少。结果使 PCB更小和更便宜。完全完整的fC总线协议不需要地址泽码器和其他“胶合逻辑”。 C总线的多主机功能允许通过外部连接到生产线快速测试和调整最终用户的设备。符合C总线的|C提供sO(小型)、VSO(超小型)以及DL封装,甚至减少了|C的空间要求。这些只是一些益处。另外,兼容PC总线的|C通过允许简单地构造设备变量和保持设计是最新的简易升级功能増加了系统没计的灵活性。这样整个装置系列可以围绕一个基本的模型开发。新设备的升级或者功能增強的模型(即:扩展的存储器、远程控制等等)可以简单地通过剪贴相应的L到总线上产生。如果需要更大的ROM,只需要从我们广泛的lC中选择一个有更大ROM的微控制器就可以了。由于新的C要 5 广州周立功单片机发展有限公司Te:(020)3873097638730977Fax:38730925htl:/Nww.ZLgmcu.com 取代的,增加新功能到装置或者提升它的性能只要简单地从总线上移去过时的C然后换上它的后续C 就可以了。 3.介绍PC总线规范对于面向8位的数字控制应用,譬如那些要求用微控制器的,要建立一些设计标准: 一个完整的系统通常由至少一个微控制器和其他外围器件例如存储器和VO扩展器组成。系统中不同器什的连接成本必须最小。 ·执行控制功能的系统不要求高速的数据传输。总的效益由选择的器作和互连总线结构的种类决定。产生一个满足这些标准的系统需要一个串行的总线结构,尽管串行总线没有并行总线的数据吞吐能力, 但它们只要很少的配线和C连接管脚。然而,总线不仅仅是互连的线,还包含系统通讯的所有格式和过程串行总线的器件间通讯必须有某种形式的协议避免所有混乱、数据丢失和妨碍信息的可能性。快速器件必须可以和慢速器件通讦。系统必须不能其于所连接的器件,否则不可能进行修改或改进。应当设计个过程决定哪些器件何时可以控制总线。而且,如果有不同时钟速度的器件连接到总线,必须定义总线的时钟源。所有这些标准郜在PC总线的规范中。 4.PC总线的概念 PC总线支持任何C生产过程(NMOs、CMOS、双极性)。两线一一串行数据(SDA)和申行时钟 (sCL)线在连接到总线的件间传递信息。每个器件都有一个唯一的地址识别(无论是微控制器、LCD 驱动器、存储器或键盘接凵),而且都可以作为一个发送器或接收器(由器件的功能次定)。很明显,LCD 驱动器只是一个接收器,而存储器则既可以接收又可以发送数据。除∫发送器和接收器夕,器件在执行数据传输时也可以被看作是主杋或从机(见表1)。主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。此时,任何被寻址的器件者被认为是从机。表1fC总线术语的定义术语描述发送器发送数据到总线的器件接收器从总线接收数据的器件主机初始化发送、产生时钟信号和终止发送的器件从机被主机寻址的器件多主机同时有多于一个主机尝试控制总线,但不破坏报文仲裁是一个在有多个主机同时尝试控制总线,但只允许其中一个控制总线并使报文不被破坏的过程同步两个或多个器件同步时钟信号的过程 PC总线是—一个多主机的总线。这就是说可以连接多丁—个能控制总线的器件到总线。由丁主机通常是微控制器,让我们考虑以下数据在两个连接到fC总线的微控制器之间传输的情况(见图2)。这突出了PC总线的主机一从机和接收器一发送器的关系。应当注意的是:这些关系不是持久的,只由当时数据传输的方向决定。传输数据的过程如下 1)假设微控制器A要发送信息到微控制器B: 微控制器A(主机)寻址微控制器B(从机) 微控制器A(主机一发送器)发送数据到微控制器B(从机一接收器) 微控制器A终止传输 2)如果微控制器A想从微控制器B接收信息微控制器A(主机)寻址微控制器B(从机) 广州周立功单片机发展有限公司Te:(020)3873097638730977Fax:38730925htl:/Nww.ZLgmcu.com 徵控制器A(主机一接收器)从微控制器B(从机一发送器)接收数据徵控制器A终止传输甚全在这种情况下,主机(黴控制器A)也产生定时而且终止传输。连接多于一个微控制器到PC总线的可能性意味着超过一个主机可以同时尝试初始化传输数据。为了避免由此产生混乱,发展出一个仲裁过程。它依靠线与连接所有fC总线接口到PC总线。如果两个或多个主机尝试发送信息到总线,在其他主机都产生“0”的情况下,首先产生一个“1”的主机将丢失仲裁。仲裁时的时钟信号是用线与连接到SCL线的主机产生的时钟的同步结合(关于仲裁的更详细信息请参考第8章)。 MICRO LCD CONTROLLER DRIVER IRAM OR三 EEPROM CL MICRO GATE CONTROLLER ARRAY 图2使用两个微控制器的PC总线配置举例在PC总线上产生时钟信号通常是主机器件的责任:当在总线上传输数据时,每个主机产生自己的时钟信号。主机发出的总线时钟信号只有在以下的情况才能被改变:慢速的从机器件控制吋钟线并延长时钟信号,或者在发生仲裁时被另一个主机改变。 5.总体特征 SDA和SCL都是双向线路,都通过一个电流源或上拉电阻连接到正的电源电压(见图3)。当总线空闲时,这两条线路都是高电屮。连接到总线的器件输岀级必须是漏极开路或集电极开路才能执行线与的功能。C总线上数据的传输速率在标准模式下可达100kbts,在快速模式下可达400 kbit/s,在高速模式下叫达34 Mbit/s。连接到总线的接口数量只由总线电容是400pF的限制决定。关于高速模式主机器件的信息请参考第13章。 6,位传输山于连接到fC总线的器件有不同种类的工艺(CMOs、NMOS、双极性),逻辑“0’(低)和‘1 高)的电平不是固定的,它由Vpp的相关电平决定(见第15章的电气规沱)。每传输一个数捱位就产生个时钟脉冲, 6.1数据的有效性 SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL线的卟钟信号是低电平时才能改变(见图4) 广州周立功单片机发展有限公司Tel:(020)3873097638730977Fax:38730925htp:/v.zlgmcu.com DD Rp SDA (Serial Data Line) SCL (Serial Clock Line) 儿LK SCLK SCLKN1 DATAN1 SCLKN2 DATAN2 OUT OUT SCLK DATA SCLK DATA DEVICE 1 DEⅥcE2 图3标准模式器件和快速模式器件连接到C总线 SDA data line chance stable of data data valid 图4P2C总线的位传输 62起始和停止条件在rC总线中,唯一出现的是被定义为起始(S)和停止(P)条件(见图5)的情况。其中一种情况是在sCL线是高电半时,SDA线从高电向低电平切换。这个情况表示起始条件。 SCL是高电平时,SDA线由低电平向高电平切换表示停止条件。起始和停止条件一般由主机产生。总线在起始条件后被认为处于忙的状态。在停止条件的某段时间后, 总线被认为再次处于空闲状态。总线的空闲状态将在第15章详细说明。如果产生重复起始(Sr)条件而不产生停止条件,总线会一直处于忙的状态。此时的起始条件(S) 和重复起始(Sr)条件在功能上是一样的(见图10)。因此在本文档的剩余部分,符号S将作为一个通用的术语既表示起始条件又表示重复起始条件,除非有特别声明的Sr。如果连接到总线的器件合并了必要的接口硬件,那么用它们检测起始和停止条件十分简便。但是,没冇这种接口的微控制器在每个时钟周期至少要采样SDA线两次来判别有没有发生电平切换 SDA SCL START condition STOP condition BC022 图5起始和停上条件 8 广州周立功单片机发展有限公司Te:(020)3873097638730977Fax:38730925htl:/Nww.ZLgmcu.com 7,传输数据 7.1字节格式发送到SDA线上的个宇节必须为8位。每次传输可以发送的字节数量不受限制。每个字节后必须垠个响应位。首先传输的是数据的最高位(MSB)(见图6)。如果从机要完成一些其他功能后(例如一个内部中断服务程序)才能接收或发送下一个完整的数据字芍,可以使时钟线SCL保持低电平迫使主机进入等待状态。当从杋准备好接收下一个数据字节并释放时钟线SCL后,数据传输继续。在一些情况下,可以用与C总线格式不一样的格式(例如兼容CBUS的器件)。甚至在传输一个字节时,用这样的地址起始的报文可以通过产生停止条件来终止。此时不会产生响应(见10.1.3节)。 72响应数据传输必须带响应。相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间,发送器释放SDA线 (高)。在响应的时钟脉冲期间,接收器必须将SDA线拉低,使它在这个时钟脉冲的高电半期间保持稳定的低电平(见图7)。当然,必须考虑建立和保持时间(在第15章详细说明)。通常,被寻址的接收器在接收到的每个之节后,除了用CBUS地址开头的报文,必须产生一个响应(见 101.3节当从机不能响应从杋地址时(例如它正在执行一些实时函数不能接收或发送),从机必须使数掂线保持高电平。主机然后产生一个停止条件终止传输或者产生重复起始条件川始新的传输如果从一接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节,主机必须再一次终亡传输。这个情况用从机在第一个字节后没有产生响应来表示。从机使数据线保持高电平,主机产生个停止或車复起始条件。如果传输屮有主机接收器,它必须通过在从机不产生时钟的最后一个字节不产生一个响应,向从机发送器通知数据结束。从札一发送器必须释放数据线,允许主机产生一个停止或重复起始条件。 acknowledgement acknowledgement signal from slave signal from receiver interrupt within slave clock line held low while START or STOP or repeated START repeated START 图6C总线的数据传输广州周立功单片机发展有限公司Te:(020)3873097638730977Fax:38730925htl:/Nww.ZLgmcu.com 厂 DATA OUTPUT BY TRANSMITTER not ackn。 wledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER START clock pulse for condition acknowledgement 图7C总线的响应 8,仲裁和时钟发生 8.1同步所有主机在SCL线上产生它们自己的时钟来传输P2c总线上的报文数据只在时钟的高电平周期效。因此,需要一个确定的时钟进行逐位仲裁。时钟同步通过线与连接PC接口到SCL线来执行。这就是说:SCL线的高到低切换会使器件开始数它们的低电平周期,而且一旦器件的时钟变低电平,它会使SCL线保持这种状态直到到达时钟的高电平(见图8)。但是,如果另一个时钟仍处于低电平周期,这个时钟的低到高切换不会改变SCL线的状态。因此, SCL线被有最长低电平周期的器件保持低电平。此时,低电平周期短的器件会进入高电平的等待状态。 start counting CK CLK reset 图8仲裁过程中的时钟同步当所有有关的器件数完了它们的低电平周期后,时钟线被释放并变成高电平。之后,器件时钟和SCL 线的状态没有差別。而且所有器什会开始数它们的高电平周期。首先完成高电平周期的器什会再次将SCL 线拉低。这样,产生的同步SCL时钟的低电平周期出低电平时钟周期最长的器件决定,而高电平周期山高电平时钟周期最短的器件决定 82仲裁主机只能在总线空闲的时侯启动传输。两个或多个主机可能在起始条件的最小持续时间(tp:sTA)内产生一个起始条件,结果在总线上产生一个规定的起始条件。当SCL线是高电平时,仲裁在SDA线发生;这样,在其他主机发送低电平时,发送高电平的主杠将断开它的数据输出级,因为总线上的电平与它自己的电平不相同。 -10-

(系统自动生成,下载前可以参看下载内容)