DC-Tcl教程.pdfDesign Compiler的TCL教程，希望能帮到大家。被赋值为的第一

文件名称: DC-Tcl教程.pdf

所属分类: 讲义

开发工具:

文件大小: 164kb

下载次数: 0

上传时间: 2019-07-01

提供者: qq_26******

下载 (164kb)

不能下载？报告错误

详细说明：Design Compiler的TCL教程，希望能帮到大家。被赋值为的第一个分量无需带符命令的变量要带符和的用法的用法是的一个重要部分。用来表小不同对象的分组。儿素可以包含或其它创建一个的三种方法:双引号,以及命令。如下例所示。 set d pins"I1/FF3/D工1/FF4/D工1/FF5/D set D pins{I1/FF3/D工1/FF4/D工1/FF5/D set D pins [list Il/FF3/D Il/FF4/D Il/FF5/DI 卜面表格列出了相关的对的操作命令: Command task concat Concatenates two lists and returns a new list Joins elements of a list into a string la ppend Creates a new list by appending elements to a list( modifies the original ir dex Returns a specific element from a list; it returns the index of the element if it is there or - if it is not there linsert Creates a new list by inserting element s into a list (it does not otherwise mod the list) list Returns a list formed from its arguments length Returns the number of elements in a list lrange Extracts elements from a list lreplace Replaces a specified range of elements in a list Isearch Searches a list for a regular expression Isort Sorts a list lit Splits a string into a list 现举例说明: 还可以这样用: 注意的元素不能用来引用,比如是错误的在中可以这样配置的用法的元素可以用来访问。每一个元素有自己独立的和类似但可以为任意值。示例: dc shell> set vio rpt ext(ir drop).volt volt dc shell> set vio rpt ext(curr dens).em dc shell> set vio rpt ext(curr). current current 注意命令的变量需要符 Element Element Names Values ir_ drop volt curr dens em curr current 三)控制流命令的使用语句,例如: 语句,例如循环语句,例如: 语句,例如: 四)过程用户通过过程可以扩充的命令,并且可以有不同的参数。语法为: 过程名 :过程的参数,可以为空 :过程的脚本例如六)中的一些说明在提示符下启动的模式: 在较新的版本如版本中,只支持模式,因此直接使用命令即启动模式。每个设计中都有以下一些日标对象其中每个目标对象都有其相应的属性,例如: 拥有的属性有: 拥有的属性有在标准的中则没有这些内谷。集合以下是在中生成集合的一部分命令: 举例说明: 集合过滤命令,例如: 注:从集合中去除名字为的命令加载执行一个脚本注意的命令不可以用在中,会报错读取文供。命令不支持例如为时,该命令获得文件后缀名。如: 返回值为“ 产生与匹配的所有文件的。及命令获得文件的,可有,等选项。获得文件的(比如返回值可能是) 从文件中读取一行。实例文件中读取一行综合脚本示例步综合步骤 )读取文件 )设置 )约束条件设定 )综合八的木文件 set min library core slow db -min version core fast db Directory structure set source dir unmapped set script dir scripts set mapped dir mapped set reports dir reports List of designs to be compiled set designs to build RISC CORES foreach module designs to build sct fname Ssource dir/Module. db read db Sfr name set current design module link source scripts/top level. tcl uniquity compile set fname mapped dir/module. db write -hierarchy -output fname set fname reports dir/ Smodule. rpt report constraint all violators >fname report timing> reports/ default timing. rpt report timing -input pins reports/pins timing. rpt report timing -nets reports/nets timing. rpt report timing -delay min >reports /min ting. rpt 文件 # t Create user defined variables set clk port iget ports Clk] set clk period 4.0 set clk skew 0.3 set drive cell bufla3 set drive pinY sct max input load [load of ssc core slow/buf1a2/A set clk to g 1. 5 set output delay 1.5 set all ins ex clk lremove from collection _ all inputs] iget ports clk]] Reset the design reset design f Operating environment sct_clock_uncertainty 0. 3 Lgct clocks my_cloch Ne create clock -period $clk period -name my clock clk port set dont touch network iget clocks my clock] Time budget set input delay clk to g -max -clock my clock Sall ins ex clk set output delay Soutput delay -max -clock my clock |all outputs I Load Budget(Assumes output ports will only fan out to 3 other designs) set driving ccll -lib cell drive cell -pin Drive pin Sall ins ex clk #set max capacitance smax input load sall ins ex clk set load max input load lall outputs I

(系统自动生成,下载前可以参看下载内容)