开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2019-07-01
详细说明:Cortex-M3 技术参考手册 官方中文版 学习STM32内核必备目录
第4章存储器映射
35
4.1关于存储器映射
35
4.2Bit- banding.…
··+·+4····
.37
4.2.1直接访问别名区
42.2直接访问 bit-band区
38
4.3ROM存储器表
…·;·:······+········:·····;···
.39
5.1关」异常模型
5.2异常类型
53异常优先级
42
53.1优先级…
43
53.2优先级分组
5.4特权和堆栈…….
54.1堆栈
542特权
55占先
55.1堆栈…
45
56末尾连锁(Tai- chaining)
.47
5.7迟来
48
58退出
49
58.1异常退出….49
582处理器从ISR中返回
50
59复位…
·‘····‘·
···.·;
59.1向量表和复位…
…51
592预期的启动顺序( boot up sequence)…
52
5.10异常的控制权转移∴...
5.11设置多个堆栈.…
“面B“面面自由“面面“面“B、自自
512中止( abort)模型
5.12.1硬故障
56
5.2.2局部故障和升级……
56
5.123故障状态寄仔器和故障地址奇仔器
513激活等级 activation level)
514流程图
5.14.1中断处理
4“······+·+····
54.2先
14.3返回
62
第6章时钟和复位…64
61 Cortex-M3时钟
6.2 Cortex-M3复位
65
63 ortex-M3复位方式
65
63.1上电复位.
63.2系统复位
自新“自“自自新“自
633JTAG-DP复位
67
6.3.4SW-DP复位
目录
6.3.5正常工作
67
第7章电源管理…
…·······命··“·命
.68
7.1电源管理概述……
68
7.2系统电源管理.
7. 2.I SLEEPING
7.2.2 SLEEPDEEP……
第8章嵌套向量中断控制器..
·······444·4··4444·“··4
70
8.1NVIC概述
8.2NⅥIC编程器模型………
82.1NVC寄存器映射
70
822NVIC寄存器描述
83电平中断与脉冲中新
第9章存储器保护单元......98
91MPU概述
98
92MPU编程器模型
98
921MPU寄存器纵览…
922描述MPU寄存器
9
923使用重叠寄存器访问MPU
9,2.4子区域
105
93MPU访问权限…
…106
94MPU异常中止
9.5更新MPU区域
107
951使用CP15等效代码更新MPU区域
107
952使用两个或三个字来更新MPU区域…
108
9.6中断和更新MPU…
第10章内核调试
看看·垂垂D·垂看垂D垂看看看香·垂●DD垂。垂
110
0.1关于内核调试
“面B“面面自由“面面“面“B、自自自自国“面
.110
10.1.1停止模式调试
10.1.2退出内核调试
110
10.2内核调试寄存器…
LlI
10.2.1调试停止控制和状态寄存器
10.2.2调试内核选择寄存器
113
10.23调试内核寄存器的数据寄存器
114
10.2.4调试异常和监控控制寄存器∴….
15
0.3内核调试访问实例
104在内核调试中使用应用寄存器
第11章系统调试…118
111关于系统调试
l18
11.2系统调试访问.….
11.3系统调试的编程模型
20
114Fash修补和断点…
·“+·“···
……121
114.1FPB的编程模型.
…121
1.5数据观察点和跟踪.
1151DWT寄存器总结及描述
125
目录
11.6仪表跟踪宏单元
.135
1.6.1ITM寄存器总结和措述
135
117AHB访问端口
.141
1171 AHB-AP处理类型
141
1172 AHB-AP寄存器总结和描述
141
第12章调试端口
145
12.1关于调试端口
145
12.2JAG-DP……
146
12.2.1扫描链接口……
146
12,2.2IR扫措链和R指令
148
122.3DR扫描链和DR寄存器…….
12 3 SW-DP
12.3.1时钟
………157
1232调试接口概述
158
12.3.3协议操作概述
159
1234协议描述…
12.3.5传输时序
124调试端∏(DP)的通用特性………170
12.4.1 Sticky标志和DP错误响应
1242读和写错误
1243溢出检测…
171
12.44协议错误,只用于Sw-DP.
.172
12.4.5推动比较和推动验证操作
···.·;
172
12.5调试端口的编程模型.….174
12.5JTAG-DP寄存器…
.174
12.52SW-DP寄存器
175
12.5.3调试端口(DP)的寄存器描述
“面B“面面自由“面面“面“B、自自
176
第13章跟踪端口的接口单元……186
13.1关于跟踪端口的接口单元…
∴186
13.1.1TPIU方框图
l86
.1.2TPIU组件
13.1.3TPIU输入和输出
132TPU寄存器
189
1321TPIU寄存器汇总
4“······+·+····
13,2.2TPIU寄存器描述
89
第14章总线接口...194
14.1关于总线接口…
·······*:···*·*··+:··*·····*···*·+···
…194
142 I Code总线接口
194
142.1分支状态信号…
195
14.3 COde总线接口
195
1431专用.
·“+·“···
195
14.3.2存储器属性
196
l44系统接口
196
1441不对齐访问
∴196
目录
1442Bit-band访问
196
l443 Flash修补重新映射
.196
1444独占访问( exclusive access
…196
144.5存储器属性
196
1446流水线式取指
196
14.5外部专用外设接口.
·;·:······+··“·····:····;4··
197
14.6访问的对齐情况
197
14.7横跨区域的不对齐访问
.198
14.8 Bit-band访问.
198
149写缓冲区
14.10存储器属性.
第15章嵌入式跟踪宏单元….
200
151ETM概述
……200
151.1ETM框图
200
15.12EIM资源
201
152数据跟踪…
202
15.3ETM资源
202
15.31周期性同步( periodic synchronization)…
202
153.2数据和指令地址比较资源
…202
15.3.3FIFO功能
154跟踪输出
203
155ETM结构
203
1551可重新开始的指令…
………203
15.5.2异常返回.
和丰·和。和和和·和
203
15.53异常跟踪……
15.6ETM编程器模型
205
15.6.1APB接口.
205
15.6.2ETM寄存器列表
2
15.6.3描述ETM寄存器
207
第16章嵌入式跟踪宏单元的接口….…
209
161ETM接口概述
0
16.2 CPU ETM接口端口描述
209
163分支状态接口.
………………210
第17章指令周期定时213
17.1关于指令周期定时
213
17.2处理器的指令周期定时
213
17.3加载/存储( Load-store)执行时序.
216
附录A信号描述…
218
时钟
A.2复位
218
A.3杂项
·“+·“···
218
A.4中断接口
;;a·“;;;“aa;;;a“当“;;“a垂垂
S ICode接口
A.6 DCode接口.
目录
A.7系统总线接口
221
A.8专用外设总线接口
21
A.9ITM接口.
222
A.10AHB-AP接口
A.11ETM接∏
223
A.12测试接口…
·*·······:······
23
附录B术语表
224
附录C周立功公司相关信息
236
前言
前言
前言部分概述了 Cortex-M3m1p0技术参考天,包括以下内容
关于本于册
信息反馈
关于本手册
本千册是关于 Cortcx-M3处理器的技术参考于册
产品修订状态
rpn标识符表示本手册中所述产品的修订状态
P表示产品的主要修改。
pn表示产品的细微修改
目标读者
本于册是为基于 Cortex-M3处理器来实现片上系统(SoC)器件的系统设计人员,系统
整合人员,以及验证工程师而写的。
本手册的使用
本手册按以下章节组织:
第1章概述
本章描述了 Cortex-M3处理器的组件以及处理器的指令集。
第2章编程模型( programmer' model)
本章措述了 cortex-M3的寄存器集,工作模式,和其它与 Cortex-M3处理器的编程相关
的信息。
第3章系统控制
本章描述了系统控制的寄存器和编程模型
第4章存储器映射
本章描述了处理器映射和 bit-banding特性。
第5章异常
本章描述了处理器的异常。
第6章时钟与复位
本章描述了处理器的时钟和复位
第7章功率管理
本章描述了处理器功率管理和节电技术
第8章嵌套向量中断控制器
本章描述了处理器中断处理和控制
前言
第9章存储器保护单元
木章描述了处理器的存储器保护单元
第10章内核调试
本章描述了对处理器内核的调试和测试处理
第11章系统调试
本章描述了处理器系统调试组件。
第12章调试端口
本章搆述了处理器调试端口,JTAG调试端口和串行线调试端口。
第13章跟踪端口接口单元
本章描述了处理器的跟踪端∏接∏单元(TPIU)。
第14章总线接口
本章描述了处理器的总线接口。
第15章嵌入式跟踪宏单元
本章描述了处理器的嵌入式跟踪宏单元(ETM)
第16章嵌入式跟踪宏单元接口
本章描述了处理器的ETM接口
第17章指令时序
本章描述了处理器的指令时序和时钟周期
附录A信号描述
本章汇总了 Cortex-M3信号。
第1章概述
第1章概述
本章简要介绍了 Cortex-M3处理器和指令集,包含以下内容:
关于处理器
处埋器的组件
可配置送项
指令集汇总
11关于处理器
Cortex-M3是款低功耗处坦器,具有门数目少,中断延迟短,调试成本低的特点,是
为要求有快速中断响应能力的深度嵌入式应用而设计的。该处理器采用ARMv7-M架构。
Cortex-M3处理器整合了以下组件:
处理器内核。这款门数目少,中断延迟短的处理器具备以下特性:
ARMv7-M: Thumb-2ISA子集,包含所有基本的16位和32位 Thumb-2指令,
用于多媒体,SIMD,E(DSP)和ARM系统访问的模块除外。
只有分组的SP
硬件除法指令,SDIV和UDIV( Thumb-2指令)
处理模式( handler mode)和线程模式( thread mode)
Thumb状态和调试状态
可中断可继续( interruptible- continued)的 LDMSTM, PUSHPOP,实现低中
断延迟。
自动保存和恢复处理器状态,可以实现低延迟地进入和退出中断服务程序
(ISR)。
支持ARMv6架构BE8E
ARM6非对齐访问
●嵌套向量中断控制器(NVIC)。它与处理器内核紧密结合实现低延迟中断处理,并
具有以下特性:
一外部中断可配置为1~240个
优先级位可配置为3~8位
中断优先级可动态地重新配置
优先级分组。分为占先中断等级和非占先中断等级
支持末尾连锁( tail-chaining)和迟来( latc arrival)中断。这样,在两个中断
之问没有多余的状态保存和状态恢复指令的情况下,使能背对背中断
( back-to- back interrupt)处理。
处理器状态在进入中断时自动保存,中断退出时自动恢复,不需要多余的指令
存储器保扩单元(MPU)。MPU功能可选,用于对存储器进行保护,它具有以下特
性:
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。
- 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
- 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.