开发工具:
文件大小: 148kb
下载次数: 0
上传时间: 2012-05-04
详细说明：四位全加全减器实现
library IEEE;--四位全加全减器(复用加法器)
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;--要用信号加法,要加此句
entity AM is
port(
Flag:in std_logic;--1为减法 0为加法
Cin :in std_logic;--进位(借位)输入
A,B :in std_logic_vector(3 downto 0);--A为加(减)数,B为被加(减)数
Sum :out std_logic_vector(3 downto 0);--结果输出
Cout:out std_logic--进位(借位)输出
);
end AM;
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
