开发工具:
文件大小: 479kb
下载次数: 0
上传时间: 2020-06-04
详细说明：基于FPGA的时分秒实验
实现如下功能：
六个数码管显示，如22:49:25
（Quartus II 7.0 ）
部分代码：
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
--//=======================================
entity hourmins is
port(clk1000:IN STD_LOGIC;--时钟1000
RST:IN STD_LOGIC;--复位
DEL:buffer STD_LOGIC_VECTOR(2 DOWNTO 0);--位选
led7:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)--数码管
);
END hourmins;
--//=======================================
architecture behave of hourmins is
-------------------------------------------------------
signal count_1s:integer range 0 to 59;--1S计数
signal secondhigh:integer range 0 to 5;--数码管显示十位
signal secondlow:integer range 0 to 9;--数码管显示个位
-------------------------------------------------------
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
