开发工具:
文件大小: 653kb
下载次数: 0
上传时间: 2020-10-15
详细说明:在混合信号芯片设计领域,Verilog/Systemverilog/VHDL等行为级模型被广泛应用于描述模拟和混合信号模块的电路特性,用以帮助实现更快速全面的全芯片功能验证。为了保证正确、有效和全面的全芯片功能验证,电路模块的行为级模型和晶体管级设计之间的功能比对验证(Behavior vs.Schematic,BVS)非常关键。在此之前,利用现有的EDA工具,只能进行逻辑状态的BVS矢量检查,而不能进行实数类型的矢量检查。为了更好地描述模拟和混合信号模块的行为特性,采用了Wreal模型和SV-UDT(Systemverilog-User Defined Type), 因此对EDA工具提出了新的要求,需要其支持实数类型的矢量检查。本文描述了一种行为级模型功能比对验证的自动方法学,基于Cadence XPS仿真器的矢量检查功能,可以同时实现逻辑状态和实数类型的自动比对检查。实数类型矢量检查是向EDA供应商Cadence提出的一种新的概念和需求,且已经在XPS仿真器中成功实现。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。
- 本站已设置防盗链,请勿用迅雷、QQ旋风等多线程下载软件下载资源,下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
- 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.