文件名称:
特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试.pdf
开发工具:
文件大小: 1mb
下载次数: 0
上传时间: 2020-10-14
详细说明：本实例对 Altera 提供的 DDR2 控制器 IP 核模块进行操作，每 1.78 秒执
行一次 DDR2 的写入和读出操作。先是从 0 地址开始遍历写 256*64bits 数
据到 DDR2 的地址 0-1023 中；在执行完写入后，执行一次相同地址的读操
作，将读出的 256*64bits 数据写入到片内 RAM 中。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
