文件名称:
EDA/PLD中的基于FPGA实现固定倍率的图像缩放
开发工具:
文件大小: 252kb
下载次数: 0
上传时间: 2020-10-21
详细说明：摘要：基于FPGA硬件实现固定倍率的图像缩放，将2维卷积运算分解成2次1维卷积运算，对输入原始图像像素先进行行方向的卷积，再进行列方向的卷积，从而得到输出图像像素。把图像缩放过程设计为一个单元体的循环过程，在单元体内部，事先计算出卷积系数。降低了FPGA设计的复杂性，提高了图像缩放算法的运算速度，增强了系统的实时性，已经应用于某款航空电子产品中，应用效果良好。
航空电子图像处理系统为操作者提供各种图像及字符信息，随着传感器、显示器的性能指标不断提升，图像处理系统的设计面临越来越大的挑战，其中图像缩放的功能是图像处理系统的关键技术要求。图像缩放功能有两种实现方案：1）软件实现，其优点是算法
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
