文件名称:
模拟技术中的基于IDDR的亚稳态问题解决方案
开发工具:
文件大小: 118kb
下载次数: 0
上传时间: 2020-10-21
详细说明：什么是亚稳态?
在FPGA等同步逻辑数字器件中，所有器件的寄存器单元都需要预定义信号时序以使器件正确地捕获数据，进而产生可靠的输出信号。当另一器件将数据发送给FPGA时，FPGA的输入寄存器必须在时钟脉冲边沿前保证最短的建立时间和时钟脉冲边沿后的保持时间，从而确保正常完整地 接收信号。
在一定的延迟后，寄存器输出端随后将信号发送到FPGA的其他部分。不过，如果信号传输违反了指定时间要求，那么输出寄存器可能就会进入所谓的亚稳态，这就导致寄存器输出值会在高低状态之间波动，且这种状态的时间不确定，从而使稳定输出状态无法达到寄存器指定的时间，进而造成性能略有延迟或逻辑行为的副效应。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
相关说明
- 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
- 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。
- 本站已设置防盗链，请勿用迅雷、QQ旋风等多线程下载软件下载资源，下载后用WinRAR最新版进行解压.
- 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
- 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
- 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
